中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

56 records (took 0.015 seconds)

    集積受動デバイスを有する回路基板
    2.
    发明专利
    集積受動デバイスを有する回路基板 有权
    具有集成无源器件的电路板

    公开(公告)号：JP2015534728A

    公开(公告)日：2015-12-03

    申请号：JP2015532191

    申请日：2013-10-24

    Applicant: インテル コーポレイション ,  インテル コーポレイション

    Inventor： アルタフ フセイン，エムディー ,  アルタフ フセイン，エムディー ,  ジャオ，ジン ,  ティー． ヴュ，ジョン ,  ティー． ヴュ，ジョン

    IPC: H05K1/02 ,  H01L23/12 ,  H05K1/16

    CPC classification number: H05K1/183 ,  H01L2224/16225 ,  H01L2924/15311 ,  H05K1/0326 ,  H05K1/113 ,  H05K1/115 ,  H05K1/162 ,  H05K1/165 ,  H05K1/167 ,  H05K3/32 ,  H05K3/42 ,  H05K2201/09545 ,  H05K2201/09709 ,  H05K2201/0989 ,  H05K2201/10734 ,  Y10T29/4913

    Abstract: 本開示の実施形態は、例えばインダクタ、キャパシタ、抵抗などの、集積された受動デバイスを有する回路基板、並びに関連する技術及び構成に向けられる。一実施形態において、装置は、第1の表面と該第1の表面の反対側の第2の表面とを有する回路基板と、前記回路基板に集積された受動デバイスであり、ダイの電力と結合するように構成された入力端子と、前記入力端子と電気的に結合された出力端子と、前記回路基板の前記第1の表面と前記第2の表面との間に配置され、且つ前記入力端子と前記出力端子との間で前記電力をルーティングするように前記入力端子及び前記出力端子と結合された電気ルーティング機構とを有する受動デバイスとを有し、前記入力端子は、前記ダイを含んだダイパッケージアセンブリのはんだボール接続を受けるように構成された表面を含む。他の実施形態も記載され及び/又は特許請求される。

    Abstract translation: 本公开的实施例，例如电感器，电容器，例如电阻器，被引导至电路板，以及相关的技术和配置，集成无源器件。 在一个实施例中，装置包括具有第一表面的相对的第二表面和所述第一表面的电路板是被集成到电路板中的无源装置，所述功率的管芯耦合 配置为将输入端子，电耦合到所述输出端的输入端，设置在所述第一表面和所述电路板的所述第二表面之间，并且所述输入端 冲模和一无源器件，输入端子，其包括具有电路由机制耦合到所述输入端子和所述输出端子之间的输出端以将电源模 包括被配置为接收一个焊球连接封装组件的表面。 是其他实施例被描述和/或要求保护。

    Ceramic substrate and manufacturing method therefor
    3.
    发明专利
    Ceramic substrate and manufacturing method therefor 有权
    陶瓷基板及其制造方法

    公开(公告)号：JP2014120738A

    公开(公告)日：2014-06-30

    申请号：JP2012277276

    申请日：2012-12-19

    Applicant: Ngk Spark Plug Co Ltd ,  日本特殊陶業株式会社

    Inventor： OTSUKA YUMA ,  UCHIDA ATSUSHI ,  FUKUNAGA KAZUNORI ,  YOSHIMURA KOHEI

    IPC: H01L23/13 ,  H01L33/48 ,  H05K1/03 ,  H05K1/09

    CPC classification number: H05K3/4007 ,  H05K1/0306 ,  H05K3/108 ,  H05K3/146 ,  H05K3/16 ,  H05K3/244 ,  H05K3/388 ,  H05K3/403 ,  H05K3/4617 ,  H05K2201/09181 ,  H05K2201/09545 ,  H05K2201/09845 ,  H05K2203/1105 ,  H05K2203/1338 ,  H05K2203/1394 ,  H05K2203/1461

    Abstract: PROBLEM TO BE SOLVED: To provide a ceramic substrate having excellent connection reliability, and in which corrosion can be prevented at a connection terminal.SOLUTION: A ceramic substrate 10 includes a ceramic substrate body 13 having a substrate surface 11 and a substrate rear surface 12. A surface side terminal 31 is provided on the substrate surface 11 of the ceramic substrate body 13, and a rear side terminal 32 is provided on the substrate rear surface 12. The surface side terminal 31 and rear side terminal 32 are configured, respectively, to include a copper layer 41, and a coating metal layer 42 provided to cover the surface of the copper layer 41. Between the ceramic substrate body 13 and the copper layer 41 of each terminal 31, 32, an adhesion layer 43 composed of titanium and an intermediate layer 44 composed of molybdenum are provided. The adhesion layer 43 and intermediate layer 44 are set back from the side face 41a of the copper layer 41 in the substrate plane direction.

    Abstract translation: 要解决的问题：提供一种具有优异的连接可靠性并且可以在连接端子处可以防止腐蚀的陶瓷基板。解决方案：陶瓷基板10包括具有基板表面11和基板后表面12的陶瓷基板主体13 表面侧端子31设置在陶瓷基板主体13的基板表面11上，后侧端子32设置在基板后表面12上。表面侧端子31和后侧端子32， 包括铜层41和覆盖铜层41的表面的涂层金属层42.在陶瓷基板主体13和端子31,32的铜层41之间，由钛构成的粘合层43 提供由钼构成的中间层44。 粘合层43和中间层44在基板平面方向上从铜层41的侧面41a回退。

    Multilayer wiring board
    4.
    发明专利
    Multilayer wiring board 有权
    多层接线板

    公开(公告)号：JP2014082442A

    公开(公告)日：2014-05-08

    申请号：JP2013069053

    申请日：2013-03-28

    Applicant: Hitachi Chemical Co Ltd ,  日立化成株式会社

    Inventor： YAMAGUCHI HIROSHI ,  KURIHARA SEIICHI ,  SAKURAI HIROSHI ,  KANNA SHUNSUKE

    IPC: H05K3/46 ,  H05K1/02 ,  H05K3/10

    CPC classification number: H05K1/116 ,  H05K1/0216 ,  H05K1/0218 ,  H05K1/0251 ,  H05K1/0298 ,  H05K1/115 ,  H05K3/0047 ,  H05K3/429 ,  H05K3/4611 ,  H05K2201/0154 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/09545 ,  H05K2201/0959 ,  H05K2201/09854 ,  H05K2201/10287 ,  H05K2203/061 ,  H05K2203/1572

    Abstract: PROBLEM TO BE SOLVED: To provide a multilayer wiring board making it possible to mount a surface mount component having a narrow pitch, while increasing a wiring housing amount.SOLUTION: A multilayer wiring board includes: a first metal foil wiring layer having at least two layers, arranged on a side of a mounting face for mounting a surface mount component; a wire wiring layer having an insulation coated wire, arranged on a side opposite to the mounting face; and an inter-layer conduction hole electrically connecting the metal foil wiring on a surface of the first metal foil wiring layer to the metal foil wiring in an inner layer of the first metal foil wiring layer or the insulation coated wire of the wire wiring layer. A hole diameter of the inter-layer conduction hole varies in a plate-thickness direction of the multilayer wiring board.

    Abstract translation: 要解决的问题：提供一种多层布线板，其可以在增加布线容纳量的同时安装具有窄间距的表面安装部件。解决方案：多层布线板包括：第一金属箔布线层，其具有至少两个 布置在安装面的侧面上，用于安装表面安装部件; 布线层，具有绝缘涂层线，布置在与安装面相反的一侧; 以及层间导电孔，其将第一金属箔布线层的表面上的金属箔布线电连接到第一金属箔布线层的内层中的金属箔布线或布线层的绝缘被覆线上。 层间导电孔的孔径在多层布线基板的板厚方向上变化。

    Multilayer printed substrate and manufacturing method thereof
    5.
    发明专利
    Multilayer printed substrate and manufacturing method thereof 审中-公开
    多层印刷基板及其制造方法

    公开(公告)号：JP2009224750A

    公开(公告)日：2009-10-01

    申请号：JP2008152730

    申请日：2008-06-11

    Applicant: Samsung Electro Mech Co Ltd ,  三星電機株式会社

    Inventor： MOK JEE SOO ,  YOO JE GWANG ,  RYU CHANG SUP

    IPC: H05K3/46 ,  H05K3/06 ,  H05K3/28 ,  H05K3/34

    CPC classification number: H05K3/1258 ,  H01L2224/11 ,  H05K3/4069 ,  H05K3/4602 ,  H05K2201/0394 ,  H05K2201/09481 ,  H05K2201/09545 ,  H05K2201/096 ,  H05K2203/0568 ,  H05K2203/1152 ,  Y10T29/49156

    Abstract: PROBLEM TO BE SOLVED: To eliminate the use of a separate PSR process by preventing the deflection of a substrate during the manufacturing and after the manufacturing of a substrate and by having a function of a solder resist layer an by preventing the deflection of the substrate caused by a support. SOLUTION: In a manufacturing method, a circuit pattern 56 is formed on both side or single side copper-clad laminate plates at both faces of at a single face, a build-up layer 57 is laminated thereon, and then a solder resist layer 58 is formed on the upper face of the build-up layer 57. By this, a first circuit layer having via holes 54 and including the circuit pattern 56 is formed on one face, and on the other face, an insulation resin layer 50 formed with a second circuit layer including a connection pad for solder ball mounting protruded on the via hole 54, the build-up layer 57 including a large number of insulating layers and a large number of circuit layers formed on the first circuit layer, and the solder resist layer 58 formed on the outermost layer of the build-up layer 57 are included. COPYRIGHT: (C)2010,JPO&INPIT

    Abstract translation: 要解决的问题：为了消除使用单独的PSR工艺，通过防止在制造过程中和在制造衬底之后衬底的偏转，并且通过防止焊料抗蚀剂层的功能，通过防止 基板由支撑件引起。 解决方案：在制造方法中，在单面两面的两面或单面覆铜层叠板上形成电路图案56，在其上层叠积层57，然后将焊料 抗蚀剂层58形成在积层层57的上表面上。由此，在一个面上形成具有通孔54并且包括电路图案56的第一电路层，另一面形成绝缘树脂层 50形成有第二电路层，该第二电路层包括突出在通孔54上的用于焊球安装的连接焊盘，积层57包括大量绝缘层和形成在第一电路层上的大量电路层，以及 包括形成在积层层57的最外层上的阻焊层58。 版权所有（C）2010，JPO＆INPIT

    電子部品内蔵配線板及びその製造方法
    6.
    发明专利
    電子部品内蔵配線板及びその製造方法 审中-公开
    电子元件内置接线板及其制造方法

    公开(公告)号：JP2016076656A

    公开(公告)日：2016-05-12

    申请号：JP2014207431

    申请日：2014-10-08

    Applicant: イビデン株式会社

    Inventor： 冨川 満広 ,  野田 宏太 ,  黒田 展久 ,  森田 治彦

    IPC: H01L23/12 ,  H01G2/06 ,  H05K3/46

    CPC classification number: H05K3/4697 ,  H01G4/12 ,  H01G4/232 ,  H01G4/30 ,  H01G2/06 ,  H01L2224/16227 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2225/1058 ,  H01L23/3128 ,  H01L2924/15331 ,  H05K1/115 ,  H05K2201/09545 ,  H05K2201/09827 ,  H05K2201/10015 ,  H05K3/429 ,  H05K3/4644

    Abstract: 【課題】従来に比べて電力ロスを抑えることが可能な電子部品内蔵配線板及びその製造方法を提供する。 【解決手段】本発明の電子部品内蔵配線板10に内蔵されているMLCC17は、正負の2極の端子電極しか有しない従来のMLCCに、さらにもう1つ端子電極42を加えた3極構造になっているので、電子部品内蔵配線板10の回路上において、MLCC17が有するESL及びESRの配置の自由度が高くなると考えられる。これにより、回路に通電される電力又は信号の周波数に応じて電力ロスが低くなるようにMLCC17を接続することができると考えられる。また、本発明のMLCC17では、一般にグランドに接続される場合が多い負端子電極42A,42Cを両端に備えているので、2つの負極をグランドに接続する回路構成を容易に実現することができると考えられる。 【選択図】図1

    Abstract translation: 要解决的问题：提供一种与现有技术相比能够抑制功率损耗的电子部件内置线路板，并提供其制造方法。解决方案：由于并入电子部件内置线路板中的MLCC17 10具有3极结构，其中一个端子电极42被添加到具有仅两个正极和负极的端电极的常规MLCC中，MLCC17中的ESL和ESR的排列的自由度增加。 因此，可以连接MLCC17，以便根据施加到电路的功率或信号的频率来降低​​功率损耗。 此外，由于MLCC17包括通常与接地连接的负端子电极42A，42C，在两端，可以容易地实现用于将两个负电极连接到地的电路。选择的图示：图1

    回路保護素子及びその製造方法
    7.
    发明专利
    回路保護素子及びその製造方法 审中-公开
    电路保护元件及其制造方法

    公开(公告)号：JP2016063229A

    公开(公告)日：2016-04-25

    申请号：JP2015180520

    申请日：2015-09-14

    Applicant: イノチップ テクノロジー シーオー エルティディー

    Inventor： パク,インギル ,  ノ,テヒョン ,  ユン,ユンホ ,  キム,ジョンテ ,  チョウ,スンホン ,  キム,ヨンタク ,  パク,ジョンピル

    IPC: H01F17/00 ,  H01F41/04

    CPC classification number: H05K3/0094 ,  H01F17/0013 ,  H01F41/041 ,  H01L23/5227 ,  H05K1/0298 ,  H05K1/115 ,  H01F2027/2809 ,  H01L2924/0002 ,  H05K2201/09545 ,  H05K2201/09781

    Abstract: 【課題】工程信頼性を向上させることができ、しかも、工程数を減らすことのできる回路保護素子及びその製造方法を提供する。 【解決手段】基板の上にめっき引込線20及びこれと接続される第1のコイルパターン10を形成するステップと、第1のコイルパターン10の上部に絶縁層を形成した後、第1のコイルパターン10の一部を露出させるビア孔を形成するステップと、めっき引込線20を介して電源を供給して第1のコイルパターン10からビア孔を埋め込むビアプラグを形成するステップと、絶縁層の上部にビアプラグと接続される第2のコイルパターン10を形成するステップと、を含む回路保護素子の製造方法。 【選択図】図1

    Abstract translation: 要解决的问题：提供一种电路保护元件，其允许在减少步骤数的同时提高工艺可靠性，并提供其制造方法。解决方案：制造电路保护元件的方法包括形成步骤 电镀引入线20和用于与衬底连接的第一线圈图案10，在第一线圈图案10上形成绝缘层，然后形成用于暴露第一线圈图案10的一部分的通孔的步骤 用于形成从第一线圈图案10填充通孔的通孔的步骤，通过经由电镀引入线20的供电来形成通孔，以及用于形成第二线圈图案10的步骤，用于与绝缘体上方的通孔塞连接 图1

    Multilayer printed circuit board and method of manufacturing the same
    10.
    发明专利
    Multilayer printed circuit board and method of manufacturing the same 审中-公开
    多层印刷电路板及其制造方法

    公开(公告)号：JP2011077537A

    公开(公告)日：2011-04-14

    申请号：JP2010262261

    申请日：2010-11-25

    Applicant: Samsung Electro-Mechanics Co Ltd ,  サムソン エレクトロ−メカニックス カンパニーリミテッド.

    Inventor： MOK JEE SOO ,  YOO JE GWANG ,  RYU CHANG SUP

    IPC: H05K3/46 ,  H01L23/12 ,  H05K3/06 ,  H05K3/40

    CPC classification number: H05K3/1258 ,  H01L2224/11 ,  H05K3/4069 ,  H05K3/4602 ,  H05K2201/0394 ,  H05K2201/09481 ,  H05K2201/09545 ,  H05K2201/096 ,  H05K2203/0568 ,  H05K2203/1152 ,  Y10T29/49156

    Abstract: PROBLEM TO BE SOLVED: To prevent a deflection of a substrate during and after the manufacturing thereof, and to obviate a separate PSR process by causing a support to prevent the deflection of the substrate and to have a function of a solder resist layer. SOLUTION: In a manufacturing method, a circuit pattern (56) is formed on both sides or one side of a copper-clad laminate plate, and after laminating a build-up layer (57) thereon, a solder resist layer (58) is formed on the top surface of the build-up layer (57). Thus, an insulating resin layer (50) having via holes (54) and in which a first circuit layer including the circuit pattern (56) is formed on one surface and a second circuit layer including a solder ball mounting connection pad projecting over the via hole (54) is formed, the build-up layer (57) including a number of insulating layers and a number of circuit layers formed on the first circuit layer, and the solder resist layer (58) formed on the outermost layer of the build-up layer (57) are included. COPYRIGHT: (C)2011,JPO&INPIT

    Abstract translation: 要解决的问题：为了防止在其制造期间和之后的基板的偏转，并且通过使支撑件防止基板的偏转并且具有阻焊层的功能而消除单独的PSR工艺 。 解决方案：在制造方法中，电路图案（56）形成在覆铜层压板的两侧或一侧上，并且在层叠叠层之后，阻焊层（ 58）形成在积层（57）的顶表面上。 因此，具有通孔（54）的绝缘树脂层（50），其中包括电路图案（56）的第一电路层形成在一个表面上，第二电路层包括在通孔上突出的焊球安装连接焊盘 形成有形成在第一电路层上的多个绝缘层和多个电路层的堆积层（57），形成在构造体的最外层的阻焊层（58） 上层（57）。 版权所有（C）2011，JPO＆INPIT

Patent Agency Ranking