利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

118 条记录 (耗时 0.04 秒)

    Fin field effect transistor and method of manufacturing the same
    94.
    发明授权
    Fin field effect transistor and method of manufacturing the same 有权
    Fin场效应晶体管及其制造方法

    公开(公告)号：US07652340B2

    公开(公告)日：2010-01-26

    申请号：US11952676

    申请日：2007-12-07

    申请人： Deok-Hyung Lee ,  Yu-Gyun Shin ,  Jong-Wook Lee ,  Min-Gu Kang

    发明人： Deok-Hyung Lee ,  Yu-Gyun Shin ,  Jong-Wook Lee ,  Min-Gu Kang

    IPC分类号： H01L29/78

    CPC分类号： H01L29/7851 ,  H01L29/66795 ,  H01L29/7854

    摘要： In a fin field effect transistor (FET), an active pattern protrudes in a vertical direction from a substrate and extends across the substrate in a first horizontal direction. A first silicon nitride pattern is formed on the active pattern, and a first oxide pattern and a second silicon nitride pattern are sequentially formed on the substrate and on a sidewall of a lower portion of the active pattern. A device isolation layer is formed on the second silicon nitride pattern, and a top surface of the device isolation layer is coplanar with top surfaces of the oxide pattern and the second silicon nitride pattern. A buffer pattern having an etching selectivity with respect to the second silicon nitride pattern is formed between the first oxide pattern and the second silicon nitride pattern. Internal stresses that can be generated in sidewalls of the active pattern are sufficiently released and an original shape of the first silicon nitride pattern remains unchanged, thereby improving electrical characteristics of the fin FET.

    摘要翻译： 在鳍状场效应晶体管（FET）中，有源图案在垂直方向上从基板突出，并且在第一水平方向上延伸穿过基板。 第一氮化硅图案形成在有源图案上，并且第一氧化物图案和第二氮化硅图案依次形成在衬底上和活性图案的下部的侧壁上。 在第二氮化硅图案上形成器件隔离层，器件隔离层的顶表面与氧化物图案和第二氮化硅图案的顶表面共面。 在第一氧化物图案和第二氮化硅图案之间形成具有相对于第二氮化硅图案的蚀刻选择性的缓冲图案。 可以在有源图案的侧壁中产生的内部应力被充分地释放，并且第一氮化硅图案的原始形状保持不变，从而改善了鳍式FET的电特性。

    Method of manufacturing a stacked semiconductor device
    95.
    发明授权
    Method of manufacturing a stacked semiconductor device 有权
    叠层半导体器件的制造方法

    公开(公告)号：US07537980B2

    公开(公告)日：2009-05-26

    申请号：US11510622

    申请日：2006-08-28

    申请人： Yong-Hoon Son ,  Yu-Gyun Shin ,  Jong-Wook Lee

    发明人： Yong-Hoon Son ,  Yu-Gyun Shin ,  Jong-Wook Lee

    IPC分类号： H01L21/00 ,  H01L21/8238 ,  H01L21/336 ,  H01L29/94 ,  C30B33/06

    CPC分类号： H01L21/76879 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02675 ,  H01L21/28525 ,  H01L21/76898 ,  H01L21/8221 ,  H01L21/84 ,  H01L23/481 ,  H01L23/535 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0688 ,  H01L2924/0002 ,  H01L2924/00

    摘要： In a method of manufacturing a stacked semiconductor device, a seed layer including impurity regions may be prepared. A first insulation interlayer pattern having a first opening may be formed on the seed layer. A first SEG process may be carried out to form a first plug partially filling the first opening. A second SEG process may be performed to form a second plug filling the first opening. A third SEG process may be carried out to form a first channel layer on the first insulation interlayer pattern. A second insulation interlayer may be formed on the first channel layer. The second insulation interlayer, the first channel layer and the second plug arranged on the first plug may be removed to expose the first plug. The first plug may be removed to form a serial opening. The serial opening may be filled with a metal wiring.

    摘要翻译： 在制造叠层半导体器件的方法中，可以制备包括杂质区的晶种层。 可以在种子层上形成具有第一开口的第一绝缘层间图案。 可以执行第一SEG过程以形成部分填充第一开口的第一插塞。 可以执行第二SEG过程以形成填充第一开口的第二塞子。 可以执行第三SEG处理以在第一绝缘夹层图案上形成第一沟道层。 可以在第一沟道层上形成第二绝缘中间层。 布置在第一插头上的第二绝缘中间层，第一沟道层和第二插塞可以被去除以暴露第一插塞。 可以移除第一个插头以形成串行开口。 串行开口可以用金属布线填充。

    Methods of manufacturing fin type field effect transistors
    98.
    发明授权
    Methods of manufacturing fin type field effect transistors 有权
    制造鳍式场效应晶体管的方法

    公开(公告)号：US07442596B2

    公开(公告)日：2008-10-28

    申请号：US11359000

    申请日：2006-02-22

    申请人： Jong-Wook Lee ,  Deok-Hyung Lee ,  Min-Gu Kang ,  Yu-Gyun Shin

    发明人： Jong-Wook Lee ,  Deok-Hyung Lee ,  Min-Gu Kang ,  Yu-Gyun Shin

    IPC分类号： H01L21/336 ,  H01L21/8234

    CPC分类号： H01L29/78618 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

    摘要： A fin type field effect transistor includes a semiconductor substrate, an active fin, a first hard mask layer pattern, a gate insulation layer pattern, a first conductive layer pattern, and source/drain regions. The active fin includes a semiconductor material and is formed on the substrate and extends in a direction away from a major surface of the substrate. The first hard mask layer pattern is formed on a distal surface of the active fin from the substrate. The gate insulation layer is formed on a sidewall portion of the active fin. The first conductive layer pattern includes a metal silicide and is formed on surfaces of the substrate and the gate insulation layer pattern, and on a sidewall of the first hard mask pattern. The source/drain regions are formed in the active fin on opposite sides of the first conductive layer pattern.

    摘要翻译： 鳍型场效应晶体管包括半导体衬底，有源鳍，第一硬掩模层图案，栅极绝缘层图案，第一导电层图案和源极/漏极区域。 活性鳍片包括半导体材料，并且形成在基底上并沿远离基底的主表面的方向延伸。 第一硬掩模层图案形成在有源鳍片的远离表面上的基底上。 栅极绝缘层形成在有源鳍片的侧壁部分上。 第一导电层图案包括金属硅化物，并且形成在基板和栅极绝缘层图案的表面上，以及在第一硬掩模图案的侧壁上。 源极/漏极区域形成在第一导电层图案的相对侧上的有源鳍片中。

    Methods of forming a thin-film structure, methods of manufacturing non-volatile semiconductor devices using the same, and resulting non-volatile semiconductor devices
    99.
    发明授权
    Methods of forming a thin-film structure, methods of manufacturing non-volatile semiconductor devices using the same, and resulting non-volatile semiconductor devices 有权
    形成薄膜结构的方法，制造使用其的非易失性半导体器件的制造方法以及所得的非易失性半导体器件

    公开(公告)号：US07419918B2

    公开(公告)日：2008-09-02

    申请号：US11399670

    申请日：2006-04-06

    申请人： Chul-Sung Kim ,  Yu-Gyun Shin ,  Bon-Young Koo ,  Ji-Hyun Kim ,  Young-Jin Noh

    发明人： Chul-Sung Kim ,  Yu-Gyun Shin ,  Bon-Young Koo ,  Ji-Hyun Kim ,  Young-Jin Noh

    IPC分类号： H01L21/31

    CPC分类号： H01L27/115 ,  H01L27/11521 ,  H01L27/11568

    摘要： In a method of forming a thin-film structure employed in a non-volatile semiconductor device, an oxide film is formed on a substrate. An upper nitride film is formed on the oxide film by nitrifying an upper portion of the oxide film through a plasma nitration process. A lower nitride film is formed between the substrate and the oxide film by nitrifying a lower portion of the oxide film through a thermal nitration process. A damage to the thin-film structure generated in the plasma nitration process may be at least partially cured in the thermal nitration process, and/or may be cured in a post-thermal treatment process.

    摘要翻译： 在非易失性半导体器件中使用的薄膜结构的形成方法中，在基板上形成氧化膜。 通过等离子体硝化工艺对氧化膜的上部进行硝化，在氧化物膜上形成上部氮化物膜。 通过热硝化处理使氧化膜的下部硝化，在基板和氧化膜之间形成下部氮化膜。 在等离子体硝化过程中产生的薄膜结构的损坏可以在热硝化过程中至少部分地固化，和/或可以在后热处理过程中固化。

    Low temperature methods of etching semiconductor substrates
    100.
    发明授权
    Low temperature methods of etching semiconductor substrates 有权
    低温半导体衬底蚀刻方法

    公开(公告)号：US07393700B2

    公开(公告)日：2008-07-01

    申请号：US11208490

    申请日：2005-08-22

    申请人： Sun-Ghil Lee ,  Yu-Gyun Shin ,  Jong-Wook Lee ,  Deok-Hyung Lee ,  In-Soo Jung ,  Young-Eun Lee

    发明人： Sun-Ghil Lee ,  Yu-Gyun Shin ,  Jong-Wook Lee ,  Deok-Hyung Lee ,  In-Soo Jung ,  Young-Eun Lee

    IPC分类号： H01L21/302

    CPC分类号： H01L29/66636 ,  H01L21/3065 ,  H01L21/32135 ,  H01L29/165 ,  H01L29/66628

    摘要： Methods of etching a semiconductor substrate may include providing a first gas that is chemically reactive with respect to the semiconductor substrate, and while providing the first gas, providing a second gas different than the first gas. More particularly, a molecule of the second gas may include a hydrogen atom, and the second gas may lower a temperature at which the first gas chemically reacts with the semiconductor substrate. The mixture of the first and second gases may be provided adjacent the semiconductor substrate to etch the semiconductor substrate.

    摘要翻译： 蚀刻半导体衬底的方法可以包括提供相对于半导体衬底具有化学反应性的第一气体，并且在提供第一气体的同时，提供不同于第一气体的第二气体。 更具体地，第二气体的分子可以包括氢原子，第二气体可以降低第一气体与半导体衬底发生化学反应的温度。 第一和第二气体的混合物可以设置在邻近半导体衬底处以蚀刻半导体衬底。