公开(公告)号：US20110284816A1

公开(公告)日：2011-11-24

申请号：US13147321

申请日：2010-02-02

申请人： Satoru Fujii ,  Koji Arita ,  Satoru Mitani ,  Takumi Mikawa

发明人： Satoru Fujii ,  Koji Arita ,  Satoru Mitani ,  Takumi Mikawa

IPC分类号： H01L45/00

CPC分类号： H01L45/146 ,  H01L27/2418 ,  H01L27/2436 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1273

摘要： A nonvolatile memory element comprises a first electrode (103); a second electrode (105); and a resistance variable layer (104) disposed between the first electrode (103) and the second electrode (105), resistance values of the resistance variable layer reversibly changing in response to electric signals applied between the electrodes (103, 105); the resistance variable layer (104) including a first tantalum oxide layer (107) comprising a first tantalum oxide and a second tantalum oxide layer (108) comprising a second tantalum oxide which is different in oxygen content from the first tantalum oxide, the first tantalum oxide layer and the second tantalum oxide layer being stacked together, and being configured such that 0

摘要翻译： 非易失性存储元件包括第一电极（103）; 第二电极（105）; 以及设置在所述第一电极（103）和所述第二电极（105）之间的电阻变化层（104），所述电阻变化层的电阻值响应于施加在所述电极（103,105）之间的电信号而可逆地变化; 电阻变化层（104）包括包含第一钽氧化物的第一钽氧化物层（107）和包含与第一钽氧化物不同氧含量的第二氧化钽的第二钽氧化物层（108），第一钽 氧化物层和第二钽氧化物层堆叠在一起，并且被配置为当第一钽氧化物表示为TaO x并且x

公开(公告)号：US20110164447A1

公开(公告)日：2011-07-07

申请号：US13061312

申请日：2009-09-17

申请人： Koji Arita ,  Takumi Mikawa ,  Mitsuteru Iijima ,  Kenji Tominaga

发明人： Koji Arita ,  Takumi Mikawa ,  Mitsuteru Iijima ,  Kenji Tominaga

IPC分类号： G11C11/00 ,  H01L45/00

CPC分类号： H01L27/101 ,  G11C13/0007 ,  G11C13/003 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2013/0078 ,  G11C2213/15 ,  G11C2213/51 ,  G11C2213/56 ,  G11C2213/76 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1625

摘要： A current steering element which can prevent occurrence of write disturb even when electric pulses having different polarities are applied and can cause large current to flow through a variable resistance element, and with which data can be written without problem. In a storage element (3) including: a variable resistance element (1) whose electric resistance value changes in response to application of electric pulses having a positive polarity and a negative polarity and which maintains the changed electric resistance value; and the current steering element (2) that steers current flowing through the variable resistance element (1) when the electric pulses are applied, the current steering element (2) includes: a first electrode (32); a second electrode (31); and a current steering layer (33) interposed between the first electrode (32) and the second electrode (31). When the current steering layer (33) includes SiNx (0

摘要翻译： 即使施加具有不同极性的电脉冲也能够防止写入干扰的发生，并且可能导致大的电流流过可变电阻元件并且可以无限制地写入数据的电流导向元件。 在一种存储元件（3）中，包括：可变电阻元件（1），其电阻值响应于具有正极性和负极性的电脉冲的应用而改变并且保持改变的电阻值; 以及当施加电脉冲时转向流过可变电阻元件（1）的电流的当前操舵元件（2），所述电流操舵元件（2）包括：第一电极（32）; 第二电极（31）; 和介于所述第一电极（32）和所述第二电极（31）之间的电流转向层（33）。 当电流导向层（33）包括SiNx（0

公开(公告)号：US20110114912A1

公开(公告)日：2011-05-19

申请号：US12867437

申请日：2009-02-09

申请人： Takumi Mikawa ,  Yoshio Kawashima ,  Koji Arita ,  Takeki Ninomiya

发明人： Takumi Mikawa ,  Yoshio Kawashima ,  Koji Arita ,  Takeki Ninomiya

IPC分类号： H01L45/00 ,  H01L21/02

CPC分类号： H01L27/101 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1675

摘要： A nonvolatile semiconductor memory device (100) comprises a substrate (102) provided with a transistor (101); a first interlayer insulating layer (103) formed over the substrate to cover the transistor; a first contact plug (104) formed in the first interlayer insulating layer and electrically connected to either of a drain electrode (101a) or a source electrode (101b) of the transistor, and a second contact plug (105) formed in the first interlayer insulating layer and electrically connected to the other of the drain electrode or the source electrode of the transistor; a resistance variable layer (106) formed to cover a portion of the first contact plug; a first wire (107) formed on the resistance variable layer; and a second wire (108) formed to cover a portion of the second contact plug; an end surface of the resistance variable layer being coplanar with an end surface of the first wire.

摘要翻译： 非易失性半导体存储器件（100）包括设置有晶体管（101）的衬底（102）; 形成在所述衬底上以覆盖所述晶体管的第一层间绝缘层（103） 形成在所述第一层间绝缘层中并电连接到所述晶体管的漏电极（101a）或源电极（101b）中的任一个的第一接触插塞（104）和形成在所述第一中间层 绝缘层并与晶体管的漏电极或源电极中的另一个电连接; 形成为覆盖所述第一接触插塞的一部分的电阻变化层（106） 形成在电阻变化层上的第一线（107） 以及形成为覆盖所述第二接触插塞的一部分的第二线（108） 所述电阻变化层的端面与所述第一线的端面共面。

公开(公告)号：US20100061142A1

公开(公告)日：2010-03-11

申请号：US12532552

申请日：2007-11-30

申请人： Koji Arita ,  Takeshi Takagi ,  Takumi Mikawa ,  Yoshio Kawashima ,  Zhiqiang Wei

发明人： Koji Arita ,  Takeshi Takagi ,  Takumi Mikawa ,  Yoshio Kawashima ,  Zhiqiang Wei

IPC分类号： G11C11/00

CPC分类号： H01L27/101 ,  G11C13/0007 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/33 ,  G11C2213/34 ,  G11C2213/76 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/147

摘要： Memory elements (3) arranged in matrix in a memory apparatus (21), each includes a resistance variable element (1) which changes an electrical resistance value in response to an applied electrical pulse having a positive polarity or a negative polarity and maintains the changed electrical resistance value, and a current suppressing element (2) for suppressing a current flowing when the electrical pulse is applied to the resistance variable element. The current suppressing element includes a first electrode, a second electrode, and a current suppressing layer provided between the first electrode and the second electrode, and the current suppressing layer comprises SiNx (x: positive actual number).

摘要翻译： 在存储装置（21）中排列成矩阵的存储元件（3），每个包括电阻变化元件（1），其响应于所施加的具有正极性或负极性的电脉冲改变电阻值，并保持改变 电阻值和电流抑制元件（2），用于抑制当电脉冲施加到电阻可变元件时流动的电流。 电流抑制元件包括第一电极，第二电极和设置在第一电极和第二电极之间的电流抑制层，并且电流抑制层包括SiNx（x：正实数）。

公开(公告)号：US20050189654A1

公开(公告)日：2005-09-01

申请号：US11063565

申请日：2005-02-24

申请人： Tetsuya Kurokawa ,  Koji Arita

发明人： Tetsuya Kurokawa ,  Koji Arita

IPC分类号： H01L23/52 ,  H01L21/288 ,  H01L21/3205 ,  H01L21/44 ,  H01L21/4763 ,  H01L21/768 ,  H01L23/48 ,  H01L23/532 ,  H01L29/40

CPC分类号： H01L21/76877 ,  H01L21/288 ,  H01L21/76849 ,  H01L21/76879 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device having interconnects is reduced in leakage current between the interconnects and improved in the TDDB characteristic. It includes an insulating interlayer 108, and interconnects 160 filled in grooves formed in the insulating interlayer, including a copper layer 124 mainly composed of copper, having the thickness smaller than the depth of the grooves, and a low-expansion metal layer 140, which is a metal layer having a heat expansion coefficient smaller than that of the copper layer, formed on the copper layer.

摘要翻译： 具有互连的半导体器件减少了互连之间的漏电流并且改善了TDDB特性。 它包括绝缘夹层108和填充在绝缘中间层中形成的凹槽中的互连160，其中包括厚度小于凹槽深度的铜主要由铜组成的铜层124和低膨胀金属层140， 是形成在铜层上的具有小于铜层的热膨胀系数的金属层。

公开(公告)号：US06849521B2

公开(公告)日：2005-02-01

申请号：US09938528

申请日：2001-08-27

申请人： Koji Arita ,  Yasuhiro Uemoto

发明人： Koji Arita ,  Yasuhiro Uemoto

IPC分类号： H01L21/02 ,  H01L21/76 ,  H01L21/762 ,  H01L27/08 ,  H01L27/12

CPC分类号： H01L21/76264 ,  H01L21/76283 ,  H01L21/76286

摘要： In a semiconductor layer formed on a first insulating film is formed an element isolation groove extending to the first insulating film. Thereafter, a second insulating film is deposited in the element isolation groove by using a vapor deposition method.

摘要翻译： 在形成在第一绝缘膜上的半导体层中形成有延伸到第一绝缘膜的元件隔离槽。 此后，通过使用气相沉积法将第二绝缘膜沉积在元件隔离槽中。

公开(公告)号：US06333537B1

公开(公告)日：2001-12-25

申请号：US09255843

申请日：1999-02-23

申请人： Koji Arita

发明人： Koji Arita

IPC分类号： H01C27108

CPC分类号： H01L28/75 ,  H01L28/55

摘要： A top electrode of a thin film capacitor includes a dielectric oxide layer, a first conductive layer on the dielectric oxide layer, and a second conductive layer over the first conductive layer, wherein the first conductive layer processes at least one of a lower oxidizability and a lower diffusability than the second conductive layer.

摘要翻译： 薄膜电容器的顶部电极包括电介质氧化物层，电介质氧化物层上的第一导电层和第一导电层上的第二导电层，其中第一导电层处理较低氧化性和 比第二导电层更低的扩散性。

公开(公告)号：US06306667B1

公开(公告)日：2001-10-23

申请号：US09577993

申请日：2000-05-25

申请人： Koji Arita ,  Yoshitake Kato

发明人： Koji Arita ,  Yoshitake Kato

IPC分类号： H01L2100

CPC分类号： H01L28/55 ,  H01L27/1085

摘要： In a method for forming a capacitor in the semiconductor memory, a lower electrode is formed on an interlayer insulator film, and a high dielectric constant insulating film is formed to cover the whole surface including the lower electrode. Furthermore, an upper electrode layer is formed to cover the high dielectric constant insulating film. Thereafter, a plasma treatment is carried out to expose a surface of the upper electrode layer to plasma so that a suctorial layer is uniformly formed at the whole surface of the upper electrode layer, and then, a NSG film is grown on the whole surface of the upper electrode layer by a CVD process using TEOS as a starting material. Thus, an interlayer insulator film of the NSG film can be formed to have a uniform film thickness over the whole surface of the upper electrode.

摘要翻译： 在半导体存储器中形成电容器的方法中，在层间绝缘膜上形成下电极，形成高介电常数绝缘膜以覆盖包括下电极的整个表面。 此外，形成上电极层以覆盖高介电常数绝缘膜。 此后，进行等离子体处理以将上电极层的表面暴露于等离子体，使得在上电极层的整个表面上均匀地形成均匀的层，然后在整个表面上生长NSG膜 通过使用TEOS作为起始材料的CVD工艺的上电极层。 因此，可以形成NSG膜的层间绝缘膜，以在上电极的整个表面上具有均匀的膜厚度。

公开(公告)号：US06143597A

公开(公告)日：2000-11-07

申请号：US678866

申请日：1996-07-12

申请人： Akihiro Matsuda ,  Yoshihisa Nagano ,  Toru Nasu ,  Koji Arita ,  Yasuhiro Uemoto

发明人： Akihiro Matsuda ,  Yoshihisa Nagano ,  Toru Nasu ,  Koji Arita ,  Yasuhiro Uemoto

IPC分类号： H01L27/04 ,  H01L21/02 ,  H01L21/822 ,  H01L21/8242 ,  H01L21/8246 ,  H01L27/10 ,  H01L27/105 ,  H01L27/108 ,  H01L21/108

CPC分类号： H01L28/56

摘要： A method of manufacturing a capacitor comprises a step of forming a first dielectric layer composed of a ferroelectric material or a dielectric material possessing high permittivity on a first electrode, a step of sintering the first dielectric layer, a step of forming a second dielectric layer on the first dielectric layer, and a step of forming a second electrode on the second dielectric layer. By forming the second dielectric layer having small crystal grain size on the first dielectric layer having large crystal grain size, the surface of the capacitor insulating layer becomes flat.

摘要翻译： 一种制造电容器的方法包括在第一电极上形成由铁电材料或具有高介电常数的介电材料构成的第一介电层的步骤，烧结第一介电层的步骤，形成第二介电层的步骤 第一电介质层，以及在第二电介质层上形成第二电极的步骤。 通过在具有大晶粒尺寸的第一电介质层上形成具有小晶粒尺寸的第二电介质层，电容器绝缘层的表面变平。

公开(公告)号：US5433879A

公开(公告)日：1995-07-18

申请号：US125146

申请日：1993-09-23

申请人： Yuji Yoshida ,  Koji Arita ,  Masami Funakura

发明人： Yuji Yoshida ,  Koji Arita ,  Masami Funakura

IPC分类号： C09K5/04

CPC分类号： C09K5/045 ,  C09K2205/22

摘要： A working fluid comprising difluoroethane and at least two fluorinated hydrocarbons having a boiling point of not higher than -40.degree. C. under atmospheric pressure selected from the group consisting of methane derivatives and ethane derivatives which consist of one or two carbon atoms, hydrogen atoms and fluorine atoms, which has very small influence on the ozone layer in the stratosphere and is suitable as a substitute working fluid for chlorodifluoromethane.

摘要翻译： 一种包含二氟乙烷和至少两种沸点不高于-40℃的氟化烃的工作流体，在大气压下选自甲烷衍生物和由一个或两个碳原子组成的乙烷衍生物，氢原子和 氟原子对平流层臭氧层的影响非常小，适用于氯二氟甲烷的替代工作流体。