利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

11 条记录 (耗时 0.014 秒)

    THROUGH-SILICON VIA FABRICATION WITH ETCH STOP FILM
    3.
    发明申请
    THROUGH-SILICON VIA FABRICATION WITH ETCH STOP FILM 审中-公开
    通过硅胶制成的薄膜

    公开(公告)号：US20110227230A1

    公开(公告)日：2011-09-22

    申请号：US12727750

    申请日：2010-03-19

    申请人： Shiqun Gu ,  Yiming Li ,  Urmi Ray

    发明人： Shiqun Gu ,  Yiming Li ,  Urmi Ray

    IPC分类号： H01L23/48 ,  H01L21/768

    CPC分类号： H01L21/76898

    摘要： For a semiconductor wafer substrate having an inter layer dielectric, a through-silicon via may be formed in the substrate by first depositing an etch stop film on top of the inter layer dielectric, followed by etching an opening through the etch stop film, the interlayer dielectric, and into the substrate. A dielectric liner is then deposited over the etch stop film and into the opening. For some embodiments, the dielectric liner may be etched away except for those portions adhering to the sidewall of the opening. Then a conductive material may be deposited into the opening and on the etch stop film. The excess conductive material may then be removed, and for some embodiments the etch stop film may also be removed.

    摘要翻译： 对于具有层间电介质的半导体晶片衬底，可以在衬底中形成通硅通孔，首先在层间电介质的顶部上沉积蚀刻停止膜，然后蚀刻通过蚀刻停止膜，中间层 电介质，并进入衬底。 然后将电介质衬垫沉积在蚀刻停止膜上并进入开口中。 对于一些实施例，除了粘附到开口的侧壁上的那些部分之外，电介质衬垫可被蚀刻掉。 然后可以将导电材料沉积到开口中和蚀刻停止膜上。 然后可以除去过量的导电材料，并且对于一些实施例，也可以去除蚀刻停止膜。

    Stress Balance Layer on Semiconductor Wafer Backside
    5.
    发明申请
    Stress Balance Layer on Semiconductor Wafer Backside 审中-公开
    半导体晶片背面的应力平衡层

    公开(公告)号：US20100314725A1

    公开(公告)日：2010-12-16

    申请号：US12483759

    申请日：2009-06-12

    申请人： Shiqun Gu ,  Arvind Chandrasekaran ,  Urmi Ray ,  Yiming Li

    发明人： Shiqun Gu ,  Arvind Chandrasekaran ,  Urmi Ray ,  Yiming Li

    IPC分类号： H01L23/00 ,  H01L21/306 ,  H01L21/31

    CPC分类号： H01L25/0657 ,  H01L21/76898 ,  H01L23/562 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2224/0401

    摘要： A semiconductor component (such as a semiconductor wafer or semiconductor die) includes a substrate having a front side and a back side. The semiconductor die/wafer also includes a stress balance layer on the back side of the substrate. An active layer deposited on the front side of the substrate creates an unbalanced stress in the semiconductor wafer/die. The stress balance layer balances stress in the semiconductor wafer/die. The stress in the stress balance layer approximately equals the stress in the active layer. Balancing stress in the semiconductor component prevents warpage of the semiconductor wafer/die.

    摘要翻译： 半导体元件（例如半导体晶片或半导体晶片）包括具有正面和背面的基板。 半导体管芯/晶片还包括在衬底背面的应力平衡层。 沉积在基板的正面上的有源层在半导体晶片/管芯中产生不平衡的应力。 应力平衡层平衡半导体晶片/模具中的应力。 应力平衡层中的应力大致等于有源层中的应力。 在半导体部件中平衡应力可以防止半导体晶片/裸片翘曲。

    Apparatus and Method for Controlling Semiconductor Die Warpage
    6.
    发明申请
    Apparatus and Method for Controlling Semiconductor Die Warpage 有权
    用于控制半导体模具翘曲的装置和方法

    公开(公告)号：US20110147895A1

    公开(公告)日：2011-06-23

    申请号：US12640111

    申请日：2009-12-17

    申请人： Xue Bai ,  Urmi Ray

    发明人： Xue Bai ,  Urmi Ray

    IPC分类号： H01L23/00 ,  H01L21/768 ,  G06F17/50

    CPC分类号： H01L23/562 ,  H01L23/3128 ,  H01L23/3677 ,  H01L23/481 ,  H01L2224/16225 ,  H01L2924/15311

    摘要： A semiconductor die has through silicon vias arranged to reduce warpage. The through silicon vias adjust the coefficient of thermal expansion of the semiconductor die, permit substrate deformation, and also relieve residual stress. The through silicon vias may be located in the edges and/or corners of the semiconductor die. The through silicon vias are stress relief vias that can be supplemented with round corner vias to reducing warpage of the semiconductor die.

    摘要翻译： 半导体管芯通过布置成减小翘曲的硅通孔。 通过硅通孔调节半导体管芯的热膨胀系数，允许基板变形，并且还可以减轻残余应力。 贯通硅通孔可以位于半导体管芯的边缘和/或拐角处。 通孔硅通孔是可以补充有圆形拐角通孔的减压通孔，以减少半导体管芯的翘曲。

    Optical fiber preform cleaning method
    7.
    发明授权
    Optical fiber preform cleaning method 失效
    光纤预制棒清洗方法

    公开(公告)号：US06260386B1

    公开(公告)日：2001-07-17

    申请号：US08208557

    申请日：1994-03-10

    申请人： Jeffrey Jonathan Evans ,  Siu-Ping Hong ,  Urmi Ray ,  Trudy Murrell Thiele

    发明人： Jeffrey Jonathan Evans ,  Siu-Ping Hong ,  Urmi Ray ,  Trudy Murrell Thiele

    IPC分类号： C03B3700

    CPC分类号： C03B37/012 ,  B08B7/0021

    摘要： Glass preforms are cleaned by contacting each preform (11) with supercritical carbon dioxide which dissolves residual index-matching oil on the preform. The liquefied carbon dioxide is then converted to gaseous carbon dioxide which conveniently separates the index-matching oil so that it can be recovered and reused. The gaseous carbon dioxide is likewise recycled for use in cleaning other preforms, and so there is substantially no waste.

    摘要翻译： 通过使每个预制件（11）与超临界二氧化碳接触来清洁玻璃预成型件，所述超临界二氧化碳在预成型件上溶解剩余的折射率匹配油。 然后将液化的二氧化碳转化为气态二氧化碳，其方便地分离指数匹配油，使其可以回收和再利用。 气态二氧化碳同样被循环用于清洁其它预型件，因此基本上没有浪费。

    Apparatus and method for controlling semiconductor die warpage
    8.
    发明授权
    Apparatus and method for controlling semiconductor die warpage 有权
    用于控制半导体模具翘曲的装置和方法

    公开(公告)号：US08710629B2

    公开(公告)日：2014-04-29

    申请号：US12640111

    申请日：2009-12-17

    申请人： Xue Bai ,  Urmi Ray

    发明人： Xue Bai ,  Urmi Ray

    IPC分类号： H01L23/00 ,  H01L21/768 ,  G06F17/50

    CPC分类号： H01L23/562 ,  H01L23/3128 ,  H01L23/3677 ,  H01L23/481 ,  H01L2224/16225 ,  H01L2924/15311

    摘要： A semiconductor die has through silicon vias arranged to reduce warpage. The through silicon vias adjust the coefficient of thermal expansion of the semiconductor die, permit substrate deformation, and also relieve residual stress. The through silicon vias may be located in the edges and/or corners of the semiconductor die. The through silicon vias are stress relief vias that can be supplemented with round corner vias to reducing warpage of the semiconductor die.

    摘要翻译： 半导体管芯通过布置成减小翘曲的硅通孔。 通过硅通孔调节半导体管芯的热膨胀系数，允许基板变形，并且还可以减轻残余应力。 贯通硅通孔可以位于半导体管芯的边缘和/或拐角处。 通孔硅通孔是可以补充有圆形拐角通孔的减压通孔，以减少半导体管芯的翘曲。