公开(公告)号：US20120140567A1

公开(公告)日：2012-06-07

申请号：US13366557

申请日：2012-02-06

申请人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

发明人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

IPC分类号： G11C16/10

CPC分类号： G11C16/10 ,  G11C5/145 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/3454 ,  G11C2211/5621

摘要： Methods and memories having switching points for changing Vstep increments according to a level of a multilevel cell being programmed include programming at a smaller Vstep increment in narrow threshold voltage situations and programming at a larger Vstep increment where faster programming is desired.

摘要翻译： 具有用于根据正在编程的多电平单元的电平改变Vstep增量的切换点的方法和存储器包括在窄阈值电压情况下以较小的Vstep增量进行编程，并且在需要更快编程的较大Vstep增量下进行编程。

公开(公告)号：US08111555B2

公开(公告)日：2012-02-07

申请号：US12696279

申请日：2010-01-29

申请人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

发明人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

IPC分类号： G11C16/04

CPC分类号： G11C16/10 ,  G11C5/145 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/3454 ,  G11C2211/5621

摘要： Methods and memories having switching points for changing Vstep increments according to a level of a multilevel cell being programmed include programming at a smaller Vstep increment in narrow threshold voltage situations and programming at a larger Vstep increment where faster programming is desired.

摘要翻译： 具有用于根据正在编程的多电平单元的电平改变Vstep增量的切换点的方法和存储器包括在窄阈值电压情况下以较小的Vstep增量进行编程，并且在需要更快编程的较大Vstep增量下进行编程。

公开(公告)号：US20080273385A1

公开(公告)日：2008-11-06

申请号：US11800002

申请日：2007-05-03

申请人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

发明人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

IPC分类号： G11C11/34

CPC分类号： G11C16/10 ,  G11C5/145 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/3454 ,  G11C2211/5621

摘要： Methods and memories having switching points for changing Vstep increments according to a level of a multilevel cell being programmed include programming at a smaller Vstep increment in narrow threshold voltage situations and programming at a larger Vstep increment where faster programming is desired.

摘要翻译： 具有用于根据正在编程的多电平单元的电平改变Vstep增量的切换点的方法和存储器包括在窄阈值电压情况下以较小的Vstep增量进行编程，并且在需要更快编程的较大Vstep增量下进行编程。

公开(公告)号：US07656709B2

公开(公告)日：2010-02-02

申请号：US11800002

申请日：2007-05-03

申请人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

发明人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

IPC分类号： G11C16/04

CPC分类号： G11C16/10 ,  G11C5/145 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/3454 ,  G11C2211/5621

摘要： Methods and memories having switching points for changing Vstep increments according to a level of a multilevel cell being programmed include programming at a smaller Vstep increment in narrow threshold voltage situations and programming at a larger Vstep increment where faster programming is desired.

摘要翻译： 具有用于根据正在编程的多电平单元的电平改变Vstep增量的切换点的方法和存储器包括在窄阈值电压情况下以较小的Vstep增量进行编程，并且在需要更快编程的较大Vstep增量下进行编程。

公开(公告)号：US08441860B2

公开(公告)日：2013-05-14

申请号：US13366557

申请日：2012-02-06

申请人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

发明人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

IPC分类号： G11C16/04

CPC分类号： G11C16/10 ,  G11C5/145 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/3454 ,  G11C2211/5621

摘要： Methods and memories having switching points for changing Vstep increments according to a level of a multilevel cell being programmed include programming at a smaller Vstep increment in narrow threshold voltage situations and programming at a larger Vstep increment where faster programming is desired.

摘要翻译： 具有用于根据正在编程的多电平单元的电平改变Vstep增量的切换点的方法和存储器包括在窄阈值电压情况下以较小的Vstep增量进行编程，并且在需要更快编程的较大Vstep增量下进行编程。

公开(公告)号：US20100128529A1

公开(公告)日：2010-05-27

申请号：US12696279

申请日：2010-01-29

申请人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

发明人： Akira Goda ,  Taehoon Kim ,  Doyle Rivers ,  Roger Porter

IPC分类号： G11C16/04 ,  G11C16/06

CPC分类号： G11C16/10 ,  G11C5/145 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/3454 ,  G11C2211/5621

摘要： Methods and memories having switching points for changing Vstep increments according to a level of a multilevel cell being programmed include programming at a smaller Vstep increment in narrow threshold voltage situations and programming at a larger Vstep increment where faster programming is desired.

摘要翻译： 具有用于根据正在编程的多电平单元的电平改变Vstep增量的切换点的方法和存储器包括在窄阈值电压情况下以较小的Vstep增量进行编程，并且在需要更快编程的较大Vstep增量下进行编程。

公开(公告)号：USD731382S1

公开(公告)日：2015-06-09

申请号：US29473154

申请日：2013-11-19

申请人： Dinesh Mana ,  Taehoon Kim

设计人： Dinesh Mana ,  Taehoon Kim

公开(公告)号：US08970046B2

公开(公告)日：2015-03-03

申请号：US13546163

申请日：2012-07-11

申请人： Young Lyong Kim ,  Taehoon Kim ,  Jongho Lee ,  Chul-Yong Jang

发明人： Young Lyong Kim ,  Taehoon Kim ,  Jongho Lee ,  Chul-Yong Jang

IPC分类号： H01L25/07 ,  H01L23/31 ,  H01L23/00 ,  H01L25/065 ,  H01L25/00

CPC分类号： H01L21/76802 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/3185 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/24146 ,  H01L2224/24225 ,  H01L2224/24226 ,  H01L2224/24227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/92144 ,  H01L2225/06524 ,  H01L2225/06562 ,  H01L2225/06568 ,  H01L2924/01012 ,  H01L2924/01029 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00

摘要： A semiconductor package may include a substrate including a substrate connection terminal, at least one semiconductor chip stacked on the substrate and having a chip connection terminal, a first insulating layer covering at least portions of the substrate and the at least one semiconductor chip, and/or an interconnection penetrating the first insulating layer to connect the substrate connection terminal to the chip connection terminal. A semiconductor package may include stacked semiconductor chips, edge portions of the semiconductor chips constituting a stepped structure, and each of the semiconductor chips including a chip connection terminal; at least one insulating layer covering at least the edge portions of the semiconductor chips; and/or an interconnection penetrating the at least one insulating layer to connect to the chip connection terminal of each of the semiconductor chips.

摘要翻译： 半导体封装可以包括：衬底，其包括衬底连接端子，堆叠在衬底上并具有芯片连接端子的至少一个半导体芯片，覆盖衬底和至少一个半导体芯片的至少一部分的第一绝缘层和/ 或穿透第一绝缘层的互连以将衬底连接端子连接到芯片连接端子。 半导体封装可以包括堆叠的半导体芯片，半导体芯片的边缘部分构成阶梯结构，并且每个半导体芯片包括芯片连接端子; 至少一个绝缘层，至少覆盖半导体芯片的边缘部分; 和/或穿透至少一个绝缘层的互连以连接到每个半导体芯片的芯片连接端子。

公开(公告)号：US08717823B2

公开(公告)日：2014-05-06

申请号：US13537150

申请日：2012-06-29

申请人： Taehoon Kim ,  Deping He ,  Jeffrey Alan Kessenich

发明人： Taehoon Kim ,  Deping He ,  Jeffrey Alan Kessenich

IPC分类号： G11C11/34

CPC分类号： G11C11/5628 ,  G11C16/3454 ,  G11C16/3459 ,  G11C2211/5621

摘要： A series of programming pulses are applied to a memory cell to be programmed. A program verify pulse, at an initial program verify voltage, is applied to the memory cell after each programming pulse. The initial program verify voltage is a verify voltage that has been increased by a quick charge loss voltage. The quick charge loss voltage is subtracted from the initial program verify voltage after either a programming pulse has reached a certain reference voltage or a quantity of programming pulses has reached a pulse count threshold.

摘要翻译： 一系列编程脉冲被施加到要编程的存储器单元。 在每个编程脉冲之后，在初始程序验证电压下将程序验证脉冲施加到存储单元。 初始程序验证电压是通过快速充电损耗电压增加的验证电压。 在编程脉冲达到某个参考电压或编程脉冲数达到脉冲计数阈值之后，从初始编程验证电压中减去快速充电损耗电压。

公开(公告)号：US07794820B2

公开(公告)日：2010-09-14

申请号：US11878165

申请日：2007-07-20

申请人： Dong Sun Kim ,  Taehoon Kim ,  Jong Seok Song ,  Sam Jin Her ,  Jun Heyoung Park

发明人： Dong Sun Kim ,  Taehoon Kim ,  Jong Seok Song ,  Sam Jin Her ,  Jun Heyoung Park

IPC分类号： B32B15/00

CPC分类号： H05K3/381 ,  H05K1/0346 ,  H05K3/108 ,  H05K3/146 ,  H05K3/426 ,  H05K3/4644 ,  H05K2201/0154 ,  H05K2201/0959 ,  H05K2201/096 ,  H05K2203/092 ,  Y10S428/901 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165 ,  Y10T428/24917

摘要： Disclosed herein are a printed circuit board and a fabrication method thereof, which can improve electrical properties, shorten processing time, and reduce the thickness of a chip package by achieving an ultra-thin fine circuit pattern. The printed circuit board includes an insulating material; a via-hole formed in a given location of the insulating material; a copper seed layer formed through ion beam surface treatment and vacuum deposition on the surface of the insulating material having the via-hole formed therein; and a copper pattern plating layer formed on a given region of the insulating material, which has the copper seed layer formed thereon, and in the via-hole.

摘要翻译： 这里公开了一种印刷电路板及其制造方法，其可以通过实现超薄精细电路图案来改善电性能，缩短处理时间并减小芯片封装的厚度。 印刷电路板包括绝缘材料; 形成在绝缘材料的给定位置的通孔; 通过离子束表面处理形成的铜籽晶层，并且在其中形成有通孔的绝缘材料的表面上真空沉积; 以及形成在其上形成有铜种子层的绝缘材料的给定区域上的铜图案镀层和通孔。