公开(公告)号：US09583365B2

公开(公告)日：2017-02-28

申请号：US13481517

申请日：2012-05-25

申请人： Chun Hui Yu ,  Kuo-Chung Yee ,  Chen-Hua Yu ,  Yeong-Jyh Lin ,  Chia-Hsiang Lin ,  Liang-Ju Yen ,  Lawrence Chiang Sheu

发明人： Chun Hui Yu ,  Kuo-Chung Yee ,  Chen-Hua Yu ,  Yeong-Jyh Lin ,  Chia-Hsiang Lin ,  Liang-Ju Yen ,  Lawrence Chiang Sheu

IPC分类号： H01L21/48 ,  H01L23/498

CPC分类号： H01L21/486 ,  H01L23/49816 ,  H01L23/49827 ,  H01L2224/13099 ,  H01L2224/16238 ,  H01L2924/15311 ,  H01L2924/00014

摘要： A method of forming interconnects for three dimensional integrated circuits comprises attaching a metal layer on a first carrier, attaching a first side of a packaging component on the metal layer, wherein the packaging component comprises a plurality of through vias. The method further comprises filling the plurality of through vias with a metal material using an electrochemical plating process, wherein the metal layer functions as an electrode for the electrochemical plating process, attaching a second carrier on a second side of the packaging component, detaching the first carrier from the packaging component, forming a photoresist layer on the metal layer, patterning the photoresist layer and detaching exposed portions of the metal layer.

摘要翻译： 形成用于三维集成电路的互连的方法包括将金属层附接在第一载体上，将包装部件的第一侧附着在金属层上，其中该封装部件包括多个通孔。 该方法还包括使用电化学电镀工艺用金属材料填充多个通孔，其中金属层用作用于电化学电镀工艺的电极，将第二载体附着在包装部件的第二侧上，将第一 载体，在金属层上形成光致抗蚀剂层，图案化光致抗蚀剂层并分离金属层的暴露部分。

公开(公告)号：US20130313121A1

公开(公告)日：2013-11-28

申请号：US13481517

申请日：2012-05-25

申请人： Chun Hui Yu ,  Kuo-Chung Yee ,  Chen-Hua Yu ,  Yeong-Jyh Lin ,  Chia-Hsiang Lin ,  Liang-Ju Yen ,  Lawrence Chiang Sheu

发明人： Chun Hui Yu ,  Kuo-Chung Yee ,  Chen-Hua Yu ,  Yeong-Jyh Lin ,  Chia-Hsiang Lin ,  Liang-Ju Yen ,  Lawrence Chiang Sheu

IPC分类号： C25D5/02 ,  C25D7/12 ,  C25D7/00

CPC分类号： H01L21/486 ,  H01L23/49816 ,  H01L23/49827 ,  H01L2224/13099 ,  H01L2224/16238 ,  H01L2924/15311 ,  H01L2924/00014

摘要： A method of forming interconnects for three dimensional integrated circuits comprises attaching a metal layer on a first carrier, attaching a first side of a packaging component on the metal layer, wherein the packaging component comprises a plurality of through vias. The method further comprises filling the plurality of through vias with a metal material using an electrochemical plating process, wherein the metal layer functions as an electrode for the electrochemical plating process, attaching a second carrier on a second side of the packaging component, detaching the first carrier from the packaging component, forming a photoresist layer on the metal layer, patterning the photoresist layer and detaching exposed portions of the metal layer.

摘要翻译： 形成用于三维集成电路的互连的方法包括将金属层附接在第一载体上，将包装部件的第一侧附着在金属层上，其中该封装部件包括多个通孔。 该方法还包括使用电化学电镀工艺用金属材料填充多个通孔，其中金属层用作用于电化学电镀工艺的电极，将第二载体附着在包装部件的第二侧上，将第一 载体，在金属层上形成光致抗蚀剂层，图案化光致抗蚀剂层并分离金属层的暴露部分。

公开(公告)号：US09136293B2

公开(公告)日：2015-09-15

申请号：US13606289

申请日：2012-09-07

申请人： Kuo-Chung Yee ,  Chun Hui Yu

发明人： Kuo-Chung Yee ,  Chun Hui Yu

IPC分类号： H01L27/146 ,  H01L23/48

CPC分类号： H01L27/14632 ,  H01L23/481 ,  H01L27/14618 ,  H01L27/14621 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14641 ,  H01L27/14683 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods and apparatus for integrating a CMOS image sensor and an image signal processor (ISP) together using an interposer to form a system in package device module are disclosed. The device module may comprise an interposer with a substrate. An interposer contact is formed within the substrate. A sensor device may be bonded to a surface of the interposer, wherein a sensor contact is bonded to a first end of the interposer contact. An ISP may be connected to the interposer, by bonding an ISP contact in the ISP to a second end of the interposer contact. An underfill layer may fill a gap between the interposer and the ISP. A printed circuit board (PCB) may further be connected to the interposer by way of a solder ball connected to another interposer contact. A thermal interface material may be in contact with the ISP and the PCB.

摘要翻译： 公开了使用插入器将CMOS图像传感器和图像信号处理器（ISP）集成在一起以形成封装器件模块中的系统的方法和装置。 器件模块可以包括具有衬底的插入器。 在衬底内形成插入物接触。 传感器装置可以结合到插入件的表面，其中传感器触点被结合到插入件触点的第一端。 ISP可以通过将ISP中的ISP联系人连接到插入器联系人的第二端来连接到插入器。 底层填充层可以填补插入件和ISP之间的间隙。 印刷电路板（PCB）还可以通过连接到另一插入器触点的焊球连接到插入器。 热界面材料可能与ISP和PCB接触。

公开(公告)号：US08741691B2

公开(公告)日：2014-06-03

申请号：US13452636

申请日：2012-04-20

申请人： Kuo-Chung Yee ,  Chun Hui Yu

发明人： Kuo-Chung Yee ,  Chun Hui Yu

IPC分类号： H01L21/00

CPC分类号： H01L23/49811 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49827 ,  H01L23/49894 ,  H01L24/10 ,  H01L24/81 ,  H01L24/97 ,  H01L2224/10 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/81 ,  H01L2224/81005 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00

摘要： A method of fabricating a three dimensional integrated circuit comprises forming a redistribution layer on a first side of a packaging component, forming a holding chamber in the redistribution layer, attaching an integrated circuit die on the first side of the packaging component, wherein an interconnect bump of the integrated circuit die is inserted into the holding chamber, applying a reflow process to the integrated circuit die and the packaging component and forming an encapsulation layer on the packaging component.

摘要翻译： 一种制造三维集成电路的方法包括在包装部件的第一侧上形成再分配层，在再分布层中形成保持室，将集成电路管芯附接在包装部件的第一侧上，其中互连凸块 的集成电路管芯插入到保持室中，对集成电路管芯和封装部件进行回流处理，并在封装部件上形成封装层。

公开(公告)号：US20130277829A1

公开(公告)日：2013-10-24

申请号：US13452636

申请日：2012-04-20

申请人： Kuo-Chung Yee ,  Chun Hui Yu

发明人： Kuo-Chung Yee ,  Chun Hui Yu

IPC分类号： H01L23/498 ,  H01L21/56

CPC分类号： H01L23/49811 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49827 ,  H01L23/49894 ,  H01L24/10 ,  H01L24/81 ,  H01L24/97 ,  H01L2224/10 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/81 ,  H01L2224/81005 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00

摘要： A method of fabricating a three dimensional integrated circuit comprises forming a redistribution layer on a first side of a packaging component, forming a holding chamber in the redistribution layer, attaching an integrated circuit die on the first side of the packaging component, wherein an interconnect bump of the integrated circuit die is inserted into the holding chamber, applying a reflow process to the integrated circuit die and the packaging component and forming an encapsulation layer on the packaging component.

摘要翻译： 一种制造三维集成电路的方法包括在包装部件的第一侧上形成再分配层，在再分布层中形成保持室，将集成电路管芯附接在包装部件的第一侧上，其中互连凸块 的集成电路管芯插入到保持室中，对集成电路管芯和封装部件进行回流处理，并在封装部件上形成封装层。

公开(公告)号：US20140070348A1

公开(公告)日：2014-03-13

申请号：US13606289

申请日：2012-09-07

申请人： Kuo-Chung Yee ,  Chun Hui Yu

发明人： Kuo-Chung Yee ,  Chun Hui Yu

IPC分类号： H01L31/0232 ,  H01L31/18

CPC分类号： H01L27/14632 ,  H01L23/481 ,  H01L27/14618 ,  H01L27/14621 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14641 ,  H01L27/14683 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods and apparatus for integrating a CMOS image sensor and an image signal processor (ISP) together using an interposer to form a system in package device module are disclosed. The device module may comprise an interposer with a substrate. An interposer contact is formed within the substrate. A sensor device may be bonded to a surface of the interposer, wherein a sensor contact is bonded to a first end of the interposer contact. An ISP may be connected to the interposer, by bonding an ISP contact in the ISP to a second end of the interposer contact. An underfill layer may fill a gap between the interposer and the ISP. A printed circuit board (PCB) may further be connected to the interposer by way of a solder ball connected to another interposer contact. A thermal interface material may be in contact with the ISP and the PCB.

摘要翻译： 公开了使用插入器将CMOS图像传感器和图像信号处理器（ISP）集成在一起以形成封装器件模块中的系统的方法和装置。 器件模块可以包括具有衬底的插入器。 在衬底内形成插入物接触。 传感器装置可以结合到插入件的表面，其中传感器触点被结合到插入件触点的第一端。 ISP可以通过将ISP中的ISP联系人连接到插入器联系人的第二端来连接到插入器。 底层填充层可以填补插入件和ISP之间的间隙。 印刷电路板（PCB）还可以通过连接到另一插入器触点的焊球连接到插入器。 热界面材料可能与ISP和PCB接触。

公开(公告)号：US08003426B2

公开(公告)日：2011-08-23

申请号：US12471455

申请日：2009-05-25

申请人： Kuo-Chung Yee

发明人： Kuo-Chung Yee

IPC分类号： H01L21/00

CPC分类号： H01L27/14618 ,  H01L24/97 ,  H01L2224/05553 ,  H01L2224/48091 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： A package structure of optical devices has a chip, a sealant, a cover, a substrate, a plurality of bonding wires, and a transparent encapsulant. The chip has at least an optical device and a plurality of chip connection pads. The sealant is disposed around the optical elements. The cover is disposed on the sealant. The substrate supports the chip and has a plurality of connection pads. The bonding wires are used for electrically connecting the chip connection pads of the chip to the connection pads of the substrate. The transparent encapsulant is formed over the substrate and the cover, and encapsulates the bonding wires.

摘要翻译： 光学器件的封装结构具有芯片，密封剂，盖子，衬底，多个接合线和透明密封剂。 芯片至少具有光学器件和多个芯片连接焊盘。 密封剂设置在光学元件周围。 盖子设置在密封剂上。 衬底支撑芯片并且具有多个连接焊盘。 接合线用于将芯片的芯片连接焊盘电连接到衬底的连接焊盘。 透明密封剂形成在衬底和盖上，并封装接合线。

公开(公告)号：US20090239329A1

公开(公告)日：2009-09-24

申请号：US12471455

申请日：2009-05-25

申请人： Kuo-Chung Yee

发明人： Kuo-Chung Yee

IPC分类号： H01L21/50

CPC分类号： H01L27/14618 ,  H01L24/97 ,  H01L2224/05553 ,  H01L2224/48091 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： A package structure of optical devices has a chip, a sealant, a cover, a substrate, a plurality of bonding wires, and a transparent encapsulant. The chip has at least an optical device and a plurality of chip connection pads. The sealant is disposed around the optical elements. The cover is disposed on the sealant. The substrate supports the chip and has a plurality of connection pads. The bonding wires are used for electrically connecting the chip connection pads of the chip to the connection pads of the substrate. The transparent encapsulant is formed over the substrate and the cover, and encapsulates the bonding wires.

摘要翻译： 光学器件的封装结构具有芯片，密封剂，盖子，衬底，多个接合线和透明密封剂。 芯片至少具有光学器件和多个芯片连接焊盘。 密封剂设置在光学元件周围。 盖子设置在密封剂上。 衬底支撑芯片并且具有多个连接焊盘。 接合线用于将芯片的芯片连接焊盘电连接到衬底的连接焊盘。 透明密封剂形成在衬底和盖上，并封装接合线。

公开(公告)号：US07446404B2

公开(公告)日：2008-11-04

申请号：US11645177

申请日：2006-12-26

申请人： Min-Lung Huang ,  Wei-Chung Wang ,  Po-Jen Cheng ,  Kuo-Chung Yee ,  Ching-Huei Su ,  Jian-Wen Lo ,  Chian-Chi Lin

发明人： Min-Lung Huang ,  Wei-Chung Wang ,  Po-Jen Cheng ,  Kuo-Chung Yee ,  Ching-Huei Su ,  Jian-Wen Lo ,  Chian-Chi Lin

IPC分类号： H01L23/02 ,  H01L23/053 ,  H01L23/12 ,  H01L23/34 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L25/0657 ,  H01L21/76898 ,  H01L25/50 ,  H01L2224/48145 ,  H01L2225/06506 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/00012

摘要： A three-dimensional package including a first wafer having at least one first pad and a first protection layer exposing the first pad. A first hole penetrates the first wafer. A first isolation layer is disposed on the side wall of the first hole. The lower end of a first conductive layer extends below the surface of the first wafer. A first metal is disposed in the first hole, and is electrically connected to the first pad via the first conductive layer. A first solder is disposed on the first metal in the first hole, wherein the melting point of the first solder is lower than that of the first metal. A second wafer is configured similarly as the first wafer. A lower end of a second conductive layer of the second wafer extends below the surface of the second wafer and contacts the upper end of the first solder.

摘要翻译： 一种三维封装，其包括具有至少一个第一焊盘的第一晶片和暴露第一焊盘的第一保护层。 第一孔穿透第一晶片。 第一隔离层设置在第一孔的侧壁上。 第一导电层的下端在第一晶片的表面下方延伸。 第一金属设置在第一孔中，并经由第一导电层与第一焊盘电连接。 第一焊料设置在第一孔中的第一金属上，其中第一焊料的熔点低于第一焊料的熔点。 第二晶片被配置为类似于第一晶片。 第二晶片的第二导电层的下端在第二晶片的表面下方延伸并接触第一焊料的上端。

公开(公告)号：US07352071B2

公开(公告)日：2008-04-01

申请号：US10904760

申请日：2004-11-26

申请人： Kuo-Chung Yee

发明人： Kuo-Chung Yee

IPC分类号： H01L23/29

CPC分类号： H01L21/565 ,  H01L23/16 ,  H01L23/3121 ,  H01L2924/0002 ,  H01L2924/00

摘要： An anti-warp package comprising a packaging substrate, a chip and a stiffening member is provided. The chip is disposed on a top surface of the packaging substrate. The stiffening member is disposed on a bottom surface of the packaging substrate in a location underneath the surrounding area of the chip. Through the disposition of a stiffening member, warping stress on the packaging substrate when the chip is encapsulated by molding compound is counterbalanced.

摘要翻译： 提供了一种包括封装基板，芯片和加强部件的抗翘曲包装。 芯片设置在封装基板的顶表面上。 加强构件在芯片的周围区域下方的位置设置在封装基板的底面上。 通过加强构件的设置，当通过模塑料封装芯片时，封装衬底上的翘曲应力是平衡的。