利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

109 条记录 (耗时 0.027 秒)

    Method of manufacturing a semiconductor device
    7.
    发明授权
    Method of manufacturing a semiconductor device 有权
    制造半导体器件的方法

    公开(公告)号：US08853052B2

    公开(公告)日：2014-10-07

    申请号：US13204352

    申请日：2011-08-05

    申请人： Gin-Chen Huang ,  Yi-An Lin ,  Ching-Hong Jiang ,  Neng-Kuo Chen ,  Sey-Ping Sun ,  Clement Hsingjen Wann

    发明人： Gin-Chen Huang ,  Yi-An Lin ,  Ching-Hong Jiang ,  Neng-Kuo Chen ,  Sey-Ping Sun ,  Clement Hsingjen Wann

    IPC分类号： H01L21/76 ,  H01L29/00 ,  H01L21/308 ,  H01L21/3105 ,  H01L21/762

    CPC分类号： H01L21/76224 ,  H01L21/3081 ,  H01L21/31053 ,  H01L21/31055

    摘要： A method for fabricating a semiconductor device is disclosed. An exemplary method includes a providing substrate. A dielectric layer is formed over the semiconductor substrate and a stop layer is formed over the dielectric layer. The stop layer and the dielectric layer comprise a different material. The method further includes forming a patterned hard mask layer over the stop layer and etching the semiconductor substrate through the patterned hard mask layer to form a plurality of trenches. The method also includes depositing an isolation material on the semiconductor substrate and substantially filling the plurality of trenches. Thereafter, performing a CMP process on the semiconductor substrate, wherein the CMP process stops on the stop layer.

    摘要翻译： 公开了一种制造半导体器件的方法。 一种示例性方法包括提供衬底。 在半导体衬底上形成电介质层，并在电介质层上形成阻挡层。 阻挡层和电介质层包括不同的材料。 该方法还包括在停止层上形成图案化的硬掩模层，并通过图案化的硬掩模层蚀刻半导体衬底以形成多个沟槽。 该方法还包括在半导体衬底上沉积隔离材料并基本上填充多个沟槽。 此后，在半导体衬底上执行CMP处理，其中CMP处理在停止层上停止。

    Multi-layer scavenging metal gate stack for ultra-thin interfacial dielectric layer
    8.
    发明授权
    Multi-layer scavenging metal gate stack for ultra-thin interfacial dielectric layer 有权
    用于超薄界面介电层的多层清扫金属栅极叠层

    公开(公告)号：US08766379B2

    公开(公告)日：2014-07-01

    申请号：US13239804

    申请日：2011-09-22

    申请人： Kuan-Ting Liu ,  Liang-Gi Yao ,  Yasutoshi Okuno ,  Clement Hsingjen Wann

    发明人： Kuan-Ting Liu ,  Liang-Gi Yao ,  Yasutoshi Okuno ,  Clement Hsingjen Wann

    IPC分类号： H01L21/02

    CPC分类号： H01L21/823842 ,  H01L21/28008 ,  H01L21/28079 ,  H01L21/28088 ,  H01L27/092 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

    摘要： A multi-layer scavenging metal gate stack, and methods of manufacturing the same, are disclosed. In an example, a gate stack disposed over a semiconductor substrate includes an interfacial dielectric layer disposed over the semiconductor substrate, a high-k dielectric layer disposed over the interfacial dielectric layer, a first conductive layer disposed over the high-k dielectric layer, and a second conductive layer disposed over the first conductive layer. The first conductive layer includes a first metal layer disposed over the high-k dielectric layer, a second metal layer disposed over the first metal layer, and a third metal layer disposed over the second metal layer. The first metal layer includes a material that scavenges oxygen impurities from the interfacial dielectric layer, and the second metal layer includes a material that adsorbs oxygen impurities from the third metal layer and prevents oxygen impurities from diffusing into the first metal layer.

    摘要翻译： 公开了一种多层扫气金属栅叠层及其制造方法。 在一个示例中，设置在半导体衬底上的栅极堆叠包括设置在半导体衬底上的界面电介质层，设置在界面电介质层上的高k电介质层，设置在高k电介质层上的第一导电层，以及 设置在所述第一导电层上的第二导电层。 第一导电层包括设置在高k电介质层上的第一金属层，设置在第一金属层上的第二金属层和设置在第二金属层上的第三金属层。 第一金属层包括从界面电介质层清除氧杂质的材料，第二金属层包括从第三金属层吸附氧杂质并防止氧杂质扩散到第一金属层中的材料。