公开(公告)号：US09355851B2

公开(公告)日：2016-05-31

申请号：US13588393

申请日：2012-08-17

申请人： Jong-Won Hong ,  Hei-Seung Kim ,  Kyoung-hee Nam ,  In-sun Park ,  Jong-Myeong Lee

发明人： Jong-Won Hong ,  Hei-Seung Kim ,  Kyoung-hee Nam ,  In-sun Park ,  Jong-Myeong Lee

IPC分类号： H01L21/762 ,  H01L21/763 ,  H01L21/288 ,  H01L23/532 ,  H01L27/115 ,  H01L21/768 ,  H01L27/108

CPC分类号： H01L21/76879 ,  H01L21/2885 ,  H01L21/76846 ,  H01L21/76847 ,  H01L21/76861 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76877 ,  H01L21/76882 ,  H01L23/53238 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11529 ,  H01L2221/1089 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes a metal pattern filling a trench formed through at least a portion of an insulating interlayer on a substrate and including copper, and a wetting improvement layer pattern in the metal pattern including at least one of tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, cobalt and manganese.

摘要翻译： 半导体器件包括填充通过衬底上的绝缘中间层的至少一部分形成并包括铜的沟槽的金属图案，以及金属图案中的包含钽，氮化钽，钛，钛中的至少一种的润湿改善层图案 氮化物，钌，钴和锰。

公开(公告)号：US08889543B2

公开(公告)日：2014-11-18

申请号：US13795807

申请日：2013-03-12

申请人： Jong-Min Baek ,  In-Sun Park ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hei-Seung Kim ,  Jung-Soo Yoon

发明人： Jong-Min Baek ,  In-Sun Park ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hei-Seung Kim ,  Jung-Soo Yoon

IPC分类号： H01L21/4763 ,  H01L21/768

CPC分类号： H01L21/76802 ,  H01L21/76804 ,  H01L21/76814 ,  H01L21/7682 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76844 ,  H01L21/76885

摘要： A method of fabricating a semiconductor device includes forming switching devices on a substrate. A lower structure is formed in the substrate having the switching devices. A lower conductive layer is formed on the lower structure. Sacrificial mask patterns are formed on the lower conductive layer. Lower conductive patterns are formed by etching the lower conductive layer using the sacrificial mask patterns as an etch mask. An interlayer insulating layer is formed on the substrate having the lower conductive patterns. Interlayer insulating patterns are formed by planarizing the interlayer insulating layer until the sacrificial mask patterns are exposed. Openings exposing the lower conductive patterns are formed by removing the exposed sacrificial mask patterns. Upper conductive patterns self-aligned with the lower conductive patterns are formed in the openings.

摘要翻译： 制造半导体器件的方法包括在衬底上形成开关器件。 在具有开关装置的基板中形成下部结构。 下导电层形成在下结构上。 牺牲掩模图案形成在下导电层上。 通过使用牺牲掩模图案作为蚀刻掩模蚀刻下导电层来形成下导电图案。 在具有较低导电图案的基板上形成层间绝缘层。 通过平坦化层间绝缘层直到牺牲掩模图案曝光来形成层间绝缘图案。 通过去除暴露的牺牲掩模图案来形成露出下导电图案的开口。 在开口中形成与下导电图案自对准的上导电图案。

公开(公告)号：US08476763B2

公开(公告)日：2013-07-02

申请号：US13237514

申请日：2011-09-20

申请人： Hei-Seung Kim ,  In-Sun Park ,  Gil-Heyun Choi ,  Ji-Soon Park ,  Jong-Myeong Lee ,  Jong-Won Hong

发明人： Hei-Seung Kim ,  In-Sun Park ,  Gil-Heyun Choi ,  Ji-Soon Park ,  Jong-Myeong Lee ,  Jong-Won Hong

IPC分类号： H01L23/48 ,  H01L21/4763 ,  H01L27/10 ,  H01L21/3205 ,  H01L21/768 ,  G06F17/50

CPC分类号： H01L21/2885 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/76838 ,  H01L21/76877 ,  H01L23/522 ,  H01L23/53238 ,  H01L27/0207 ,  H01L27/11529 ,  H01L27/11573 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods of forming conductive pattern structures form an insulating interlayer on a substrate that is partially etched to form a first trench extending to both end portions of a cell block. The insulating interlayer is also partially etched to form a second trench adjacent to the first trench, and a third trench extending to the both end portions of the cell block. The second trench has a disconnected shape at a middle portion of the cell block. A seed copper layer is formed on the insulating interlayer. Inner portions of the first, second and third trenches are electroplated with a copper layer. The copper layer is polished to expose the insulating interlayer to form first and second conductive patterns in the first and second trenches, respectively, and a first dummy conductive pattern in the third trench. Related conductive pattern structures are also described.

摘要翻译： 形成导电图案结构的方法在被部分蚀刻以形成延伸到电池块的两端部的第一沟槽的衬底上形成绝缘中间层。 绝缘中间层也被部分蚀刻以形成与第一沟槽相邻的第二沟槽，以及延伸到电池块的两端部分的第三沟槽。 第二沟槽在电池块的中间部分具有断开的形状。 在绝缘中间层上形成种子铜层。 第一，第二和第三沟槽的内部部分用铜层电镀。 抛光铜层以暴露绝缘中间层，以分别在第一和第二沟槽中形成第一和第二导电图案，并在第三沟槽中形成第一虚设导电图案。 还描述了相关的导电图案结构。

公开(公告)号：US20120193792A1

公开(公告)日：2012-08-02

申请号：US13237514

申请日：2011-09-20

申请人： Hei-Seung Kim ,  In-Sun Park ,  Gil-Heyun Choi ,  Ji-Soon Park ,  Jong-Myeong Lee ,  Jong-Won Hong

发明人： Hei-Seung Kim ,  In-Sun Park ,  Gil-Heyun Choi ,  Ji-Soon Park ,  Jong-Myeong Lee ,  Jong-Won Hong

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L21/2885 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/76838 ,  H01L21/76877 ,  H01L23/522 ,  H01L23/53238 ,  H01L27/0207 ,  H01L27/11529 ,  H01L27/11573 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods of forming conductive pattern structures form an insulating interlayer on a substrate that is partially etched to form a first trench extending to both end portions of a cell block. The insulating interlayer is also partially etched to form a second trench adjacent to the first trench, and a third trench extending to the both end portions of the cell block. The second trench has a disconnected shape at a middle portion of the cell block. A seed copper layer is formed on the insulating interlayer. Inner portions of the first, second and third trenches are electroplated with a copper layer. The copper layer is polished to expose the insulating interlayer to form first and second conductive patterns in the first and second trenches, respectively, and a first dummy conductive pattern in the third trench. Related conductive pattern structures are also described.

摘要翻译： 形成导电图案结构的方法在被部分蚀刻以形成延伸到电池块的两端部的第一沟槽的衬底上形成绝缘中间层。 绝缘中间层也被部分蚀刻以形成与第一沟槽相邻的第二沟槽，以及延伸到电池块的两端部分的第三沟槽。 第二沟槽在电池块的中间部分具有断开的形状。 在绝缘中间层上形成种子铜层。 第一，第二和第三沟槽的内部部分用铜层电镀。 抛光铜层以暴露绝缘中间层，以分别在第一和第二沟槽中形成第一和第二导电图案，并在第三沟槽中形成第一虚设导电图案。 还描述了相关的导电图案结构。

公开(公告)号：US08592979B2

公开(公告)日：2013-11-26

申请号：US13440123

申请日：2012-04-05

申请人： Hei-Seung Kim ,  Gil-Heyun Choi ,  Ji-Soon Park ,  Jong-Myeong Lee

发明人： Hei-Seung Kim ,  Gil-Heyun Choi ,  Ji-Soon Park ,  Jong-Myeong Lee

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L27/11524 ,  C25D7/123 ,  H01L21/2885 ,  H01L21/76877 ,  H01L23/528 ,  H01L27/11536 ,  H01L27/11539 ,  H01L27/11541 ,  H01L2924/0002 ,  H01L2924/00

摘要： A conductive pattern structure includes a first insulating interlayer on a substrate, metal wiring on the first insulating interlayer, a second insulating interlayer on the metal wiring, and first and second metal contacts extending through the second insulating interlayer. The first metal contacts contact the metal wiring in a cell region and the second metal contact contacts the metal wiring in a peripheral region. A third insulating interlayer is disposed on the second insulating interlayer. Conductive segments extend through the third insulating interlayer in the cell region and contact the first metal contacts. Another conductive segment extends through the third insulating interlayer in the peripheral region and contacts the second metal contact. The structure facilitates the forming of uniformly thick wiring in the cell region using an electroplating process.

摘要翻译： 导电图案结构包括在基板上的第一绝缘中间层，第一绝缘中间层上的金属布线，金属布线上的第二绝缘中间层以及延伸穿过第二绝缘夹层的第一和第二金属触点。 第一金属触点与单元区域中的金属布线接触，并且第二金属触点与外围区域中的金属布线接触。 第三绝缘中间层设置在第二绝缘中间层上。 导电部分延伸通过电池区域中的第三绝缘中间层并与第一金属触点接触。 另一个导电段延伸穿过周边区域中的第三绝缘中间层并接触第二金属接触。 该结构有助于使用电镀工艺在电池区域中形成均匀厚的布线。

公开(公告)号：US08211793B2

公开(公告)日：2012-07-03

申请号：US12714704

申请日：2010-03-01

申请人： Jong-Myeong Lee ,  Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Kyung-In Choi ,  Hyun-Bae Lee

发明人： Jong-Myeong Lee ,  Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Kyung-In Choi ,  Hyun-Bae Lee

IPC分类号： H01L21/4763

CPC分类号： H01L21/76804 ,  H01L21/76843 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A structure and formation method for electrically connecting aluminum and copper interconnections stabilize a semiconductor metallization process using an inner shape electrically connecting the aluminum and copper interconnections. To this end, a copper interconnection is disposed on a semiconductor substrate. An interconnection induction layer and an interconnection insertion layer are sequentially formed on the copper interconnection to have a contact hole exposing the copper interconnection. An upper diameter of the contact hole may be formed to be larger than a lower diameter thereof. A barrier layer and an aluminum interconnection are filled in the contact hole. The aluminum interconnection is formed not to directly contact the copper interconnection through the contact hole.

摘要翻译： 用于电连接铝和铜互连的结构和形成方法使用电连接铝和铜互连的内部形状来稳定半导体金属化工艺。 为此，铜互连设置在半导体衬底上。 互连感应层和互连插入层依次形成在铜互连上以具有暴露铜互连的接触孔。 接触孔的上直径可以形成为大于其直径。 阻挡层和铝互连填充在接触孔中。 铝互连形成为不通过接触孔直接接触铜互连。

公开(公告)号：US20090166868A1

公开(公告)日：2009-07-02

申请号：US12011750

申请日：2008-01-29

申请人： Jong-Myeong Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Hyun Park ,  Kyung-In Choi ,  Hyun-Bae Lee

发明人： Jong-Myeong Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Hyun Park ,  Kyung-In Choi ,  Hyun-Bae Lee

IPC分类号： H01L23/52 ,  H01L21/4763

CPC分类号： H01L21/76849 ,  H01L21/7684 ,  H01L21/76867 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes a first interlayer dielectric including a trench on a semiconductor layer, a mask pattern on the first interlayer dielectric, a first conductive pattern in the trench, and a second interlayer dielectric on the mask pattern. The second interlayer dielectric includes an opening over the first conductive pattern. A second conductive pattern is in the opening and is electrically connected to the first conductive pattern. The first conductive pattern has an upper surface lower than an upper surface of the mask pattern.

摘要翻译： 半导体器件包括在半导体层上包括沟槽的第一层间电介质，第一层间电介质上的掩模图案，沟槽中的第一导电图案和掩模图案上的第二层间电介质。 第二层间电介质包括在第一导电图案上的开口。 第二导电图案在开口中并且电连接到第一导电图案。 第一导电图案具有比掩模图案的上表面低的上表面。

公开(公告)号：US20090011583A1

公开(公告)日：2009-01-08

申请号：US12165805

申请日：2008-07-01

申请人： Jong-Won Hong ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Geum-Jung Seong

发明人： Jong-Won Hong ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Geum-Jung Seong

IPC分类号： H01L21/28

CPC分类号： H01L21/28176 ,  H01L21/76826 ,  H01L27/10855 ,  H01L27/11521

摘要： A gate structure is formed on a substrate. An insulating interlayer is formed covering the gate structure. The substrate is heat treated while exposing a surface of the insulating interlayer to a hydrogen gas atmosphere. A silicon nitride layer is formed directly on the interlayer insulating layer after the heat treatment and a metal wiring is formed on the insulating interlayer. The metal wiring may include copper. Heat treating the substrate while exposing a surface of the interlayer insulating layer to a hydrogen gas atmosphere may be preceded by forming a plug through the first insulating interlayer that contacts the substrate, and the metal wiring may be electrically connected to the plug. The plug may include tungsten.

摘要翻译： 在基板上形成栅极结构。 形成覆盖栅极结构的绝缘中间层。 在将绝缘中间层的表面暴露于氢气气氛的同时对基板进行热处理。 在热处理之后，在层间绝缘层上直接形成氮化硅层，在绝缘中间层上形成金属配线。 金属布线可以包括铜。 在将层间绝缘层的表面暴露于氢气气氛的同时对基板进行热处理之前，可以通过与基板接触的第一绝缘中间层形成插塞，并且金属布线可以电连接到插头。 插头可以包括钨。

公开(公告)号：US20100151672A1

公开(公告)日：2010-06-17

申请号：US12711812

申请日：2010-02-24

申请人： Kyung-In Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

发明人： Kyung-In Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

IPC分类号： H01L21/768

CPC分类号： H01L23/5226 ,  H01L21/76846 ,  H01L21/76858 ,  H01L23/53223 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods of forming a metal interconnection structure are provided. The methods include forming an insulating layer on a semiconductor substrate including a first metal interconnection. The insulating layer is patterned to form an opening that exposes the first metal interconnection. A first diffusion barrier layer is formed on the exposed first metal interconnection. After forming the first diffusion barrier layer, a second diffusion barrier layer is formed on the first diffusion barrier layer in the opening, the second diffusion barrier layer contacting a sidewall of the opening. A second metal interconnection is formed on the second diffusion barrier layer.

摘要翻译： 提供形成金属互连结构的方法。 所述方法包括在包括第一金属互连的半导体衬底上形成绝缘层。 图案化绝缘层以形成露出第一金属互连的开口。 在暴露的第一金属互连上形成第一扩散阻挡层。 在形成第一扩散阻挡层之后，在开口中的第一扩散阻挡层上形成第二扩散阻挡层，第二扩散阻挡层与开口的侧壁接触。 第二金属互连形成在第二扩散阻挡层上。

公开(公告)号：US20080054468A1

公开(公告)日：2008-03-06

申请号：US11892089

申请日：2007-08-20

申请人： Kyung-In Choi ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

发明人： Kyung-In Choi ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

IPC分类号： H01L23/52 ,  H01L21/4763

CPC分类号： H01L21/76868 ,  H01L21/76843 ,  H01L21/76877 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： An example embodiment provides a method of forming a conductive pattern in a semiconductor device. The method includes forming one or more dielectric layers over a first conductive pattern formed on a substrate; forming an opening in the one or more dielectric layers to expose a portion of the first conductive pattern, forming a growth promoting layer over the exposed portion of the first conductive pattern and the one or more dielectric layers, forming a growth inhibiting layer over a portion of the growth promoting layer, and forming the second conductive layer in the opening.

摘要翻译： 示例性实施例提供了在半导体器件中形成导电图案的方法。 该方法包括在形成在衬底上的第一导电图案上形成一个或多个电介质层; 在所述一个或多个电介质层中形成开口以暴露所述第一导电图案的一部分，在所述第一导电图案和所述一个或多个介电层的暴露部分上形成增长促进层，在所述第一导电图案的一部分上形成生长抑制层 的生长促进层，并且在开口中形成第二导电层。