公开(公告)号：US07456093B2

公开(公告)日：2008-11-25

申请号：US10884719

申请日：2004-07-03

申请人： Pi-Tsung Chen ,  Keng-Chu Lin ,  Hui-Lin Chang ,  Lih-Ping Li ,  Tien-I Bao ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Pi-Tsung Chen ,  Keng-Chu Lin ,  Hui-Lin Chang ,  Lih-Ping Li ,  Tien-I Bao ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L21/4763 ,  H01L21/44

CPC分类号： H01L23/53295 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/3135 ,  H01L23/3192 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device with improved resistance to delamination and method for forming the same the method including providing a semiconductor wafer comprising a metallization layer with an uppermost etch stop layer; forming at least one adhesion promoting layer on the etch stop layer; and, forming an inter-metal dielectric (IMD) layer on the at least one adhesion promoting layer.

摘要翻译： 具有改进的分层耐受性的半导体器件及其形成方法包括提供包含具有最上蚀刻停止层的金属化层的半导体晶片的方法; 在所述蚀刻停止层上形成至少一个附着促进层; 以及在所述至少一个附着促进层上形成金属间电介质（IMD）层。

公开(公告)号：US20060003572A1

公开(公告)日：2006-01-05

申请号：US10884719

申请日：2004-07-03

申请人： Pi-Tsung Chen ,  Keng-Chu Lin ,  Hui-Lin Chang ,  Lih-Ping Li ,  Tien-I Bao ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Pi-Tsung Chen ,  Keng-Chu Lin ,  Hui-Lin Chang ,  Lih-Ping Li ,  Tien-I Bao ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L21/4763

CPC分类号： H01L23/53295 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/3135 ,  H01L23/3192 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device with improved resistance to delamination and method for forming the same the method including providing a semiconductor wafer comprising a metallization layer with an uppermost etch stop layer; forming at least one adhesion promoting layer on the etch stop layer; and, forming an inter-metal dielectric (IMD) layer on the at least one adhesion promoting layer.

摘要翻译： 具有改进的分层耐受性的半导体器件及其形成方法包括提供包含具有最上蚀刻停止层的金属化层的半导体晶片的方法; 在所述蚀刻停止层上形成至少一个附着促进层; 以及在所述至少一个附着促进层上形成金属间电介质（IMD）层。

公开(公告)号：US20050140029A1

公开(公告)日：2005-06-30

申请号：US10975238

申请日：2004-10-28

申请人： Lih-Ping Li ,  Syun-Ming Jang ,  Pi-Tsung Chen ,  Yung-Cheng Lu

发明人： Lih-Ping Li ,  Syun-Ming Jang ,  Pi-Tsung Chen ,  Yung-Cheng Lu

IPC分类号： H01L21/31 ,  H01L21/316 ,  H01L21/469 ,  H01L21/76 ,  H01L23/29 ,  H01L23/31 ,  H01L23/532

CPC分类号： H01L21/02126 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/02362 ,  H01L21/31695 ,  H01L23/3192 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/19041 ,  H01L2924/00

摘要： The present invention provides for a heterogeneous low k dielectric comprising a main layer and a sub-layer. The main layer comprises a first low k dielectric material with a first low k dielectric constant and the sub-layer comprises a second low k dielectric material with a second low k dielectric constant. The sub-layer directly adjoins the main layer, and the second low k dielectric constant is greater than the first low k dielectric constant by more than 0.1.

摘要翻译： 本发明提供了包含主层和子层的异质低k电介质。 主层包括具有第一低k介电常数的第一低k介电材料，并且子层包括具有第二低k介电常数的第二低k电介质材料。 子层直接邻接主层，第二低k介电常数大于第一低k介电常数大于0.1。

公开(公告)号：US20070264843A1

公开(公告)日：2007-11-15

申请号：US11430623

申请日：2006-05-09

申请人： Lih-Ping Li ,  Yung-Cheng Lu ,  Tien-I. Bao ,  Syun-Ming Jang ,  Ying-Tsung Chen

发明人： Lih-Ping Li ,  Yung-Cheng Lu ,  Tien-I. Bao ,  Syun-Ming Jang ,  Ying-Tsung Chen

IPC分类号： H01L21/31

CPC分类号： H01L21/02126 ,  H01L21/02167 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/02362 ,  H01L21/31144 ,  H01L21/3148 ,  H01L21/31604 ,  H01L21/76829

摘要： A method for manufacturing an integrated circuit is provided. In one example, the method includes forming a substantially nitrogen-free silicon carbide layer over a substrate using a methyl silicate gas.

摘要翻译： 提供一种用于制造集成电路的方法。 在一个实例中，该方法包括使用甲基硅酸盐气体在基底上形成基本上无氮的碳化硅层。

公开(公告)号：US20060027924A1

公开(公告)日：2006-02-09

申请号：US10910479

申请日：2004-08-03

申请人： Pi-Tsung Chen ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Pi-Tsung Chen ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L23/52

CPC分类号： H01L21/76829 ,  H01L21/288 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76849

摘要： A semiconductor device and method for forming the device wherein the device includes a substrate; a dielectric insulating layer formed overlying the substrate; a metal filled dual damascene structure formed in the dielectric insulating layer, wherein the metal filled dual damascene structure includes a via portion and a trench portion; and at least one intervening dielectric layer in compressive stress formed in the dielectric insulating layer and disposed at a level adjacent to at least one of the via portion and the trench portion of the metal filled dual damascene structure.

摘要翻译： 一种用于形成该器件的半导体器件和方法，其中所述器件包括衬底; 覆盖所述基板的介电绝缘层; 形成在介电绝缘层中的金属填充双镶嵌结构，其中金属填充的双镶嵌结构包括通孔部分和沟槽部分; 以及形成在介电绝缘层中并且设置在与金属填充的双镶嵌结构的至少一个通孔部分和沟槽部分相邻的水平处的压缩应力中的至少一个中间介电层。

公开(公告)号：US20120049371A1

公开(公告)日：2012-03-01

申请号：US13290811

申请日：2011-11-07

申请人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L23/532

CPC分类号： H01L23/53238 ,  H01L21/28556 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76867 ,  H01L21/76871 ,  H01L21/76877 ,  H01L21/76883 ,  H01L21/76886 ,  H01L21/76889 ,  H01L23/528 ,  H01L23/53233 ,  H01L2924/0002 ,  H01L2924/00

摘要： A cap layer for a copper interconnect structure formed in a first dielectric layer is provided. In an embodiment, a conductive layer is located within a dielectric layer and a top surface of the conductive layer has either a recess, a convex surface, or is planar. An alloy layer overlies the conductive layer and is a silicide alloy having a first material from the conductive layer and a second material of germanium, arsenic, tungsten, or gallium.

摘要翻译： 提供了形成在第一介电层中的铜互连结构的盖层。 在一个实施例中，导电层位于电介质层内，并且导电层的顶表面具有凹陷，凸面或平面。 合金层覆盖在导电层上，并且是具有来自导电层的第一材料和锗，砷，钨或镓的第二材料的硅化物合金。

公开(公告)号：US20090014877A1

公开(公告)日：2009-01-15

申请号：US11775098

申请日：2007-07-09

申请人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L23/48 ,  H01L21/4763

CPC分类号： H01L23/53238 ,  H01L21/76834 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76862 ,  H01L21/76883 ,  H01L2924/0002 ,  H01L2924/00

摘要： An interconnect structure with improved reliability is provided. The interconnect structure includes a semiconductor substrate; a dielectric layer over the semiconductor substrate; a metallic wiring in the dielectric layer; a pre-layer over the metallic wiring, wherein the pre-layer contains boron; and a metal cap over the pre-layer, wherein the metal cap contains tungsten, and wherein the pre-layer and the metal cap are formed of different materials.

摘要翻译： 提供了具有可靠性提高的互连结构。 互连结构包括半导体衬底; 半导体衬底上的电介质层; 电介质层中的金属布线; 金属布线上的预层，其中预层含有硼; 以及在所述预层之上的金属盖，其中所述金属盖包含钨，并且其中所述预层和所述金属帽由不同的材料形成。

公开(公告)号：US07250364B2

公开(公告)日：2007-07-31

申请号：US10995923

申请日：2004-11-22

申请人： Yung-Cheng Lu ,  Tien-I Bao ,  Su-Hong Lin ,  Syun-Ming Jang

发明人： Yung-Cheng Lu ,  Tien-I Bao ,  Su-Hong Lin ,  Syun-Ming Jang

IPC分类号： H01L21/4763

CPC分类号： H01L21/76832 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76834

摘要： Semiconductor devices with composite etch stop layers and methods of fabrication thereof. An semiconductor device with a composite etch stop layer includes a substrate having a conductive member, a first etch stop layer on the substrate and the conductive member, a second etch stop layer and a dielectric layer sequentially over the second etch stop layer, having a conductive layer therein down through the dielectric layer, the second etch stop layer and the first etch stop layer to the conductive member.

摘要翻译： 具有复合蚀刻停止层的半导体器件及其制造方法。 具有复合蚀刻停止层的半导体器件包括具有导电部件的衬底，衬底上的第一蚀刻停止层和导电部件，在第二蚀刻停止层上顺序地具有第二蚀刻停止层和介电层，具有导电 在其中向下穿过介电层，第二蚀刻停止层和第一蚀刻停止层到达导电构件。

公开(公告)号：US20060110912A1

公开(公告)日：2006-05-25

申请号：US10995923

申请日：2004-11-22

申请人： Yung-Cheng Lu ,  Tien-I Bao ,  Su-Hong Lin ,  Syun-Ming Jang

发明人： Yung-Cheng Lu ,  Tien-I Bao ,  Su-Hong Lin ,  Syun-Ming Jang

IPC分类号： H01L21/4763

CPC分类号： H01L21/76832 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76834

摘要： Semiconductor devices with composite etch stop layers and methods of fabrication thereof. An semiconductor device with a composite etch stop layer includes a substrate having a conductive member, a first etch stop layer on the substrate and the conductive member, a second etch stop layer and a dielectric layer sequentially over the second etch stop layer, having a conductive layer therein down through the dielectric layer, the second etch stop layer and the first etch stop layer to the conductive member.

摘要翻译： 具有复合蚀刻停止层的半导体器件及其制造方法。 具有复合蚀刻停止层的半导体器件包括具有导电部件的衬底，衬底上的第一蚀刻停止层和导电部件，在第二蚀刻停止层上顺序地具有第二蚀刻停止层和介电层，具有导电 在其中向下穿过介电层，第二蚀刻停止层和第一蚀刻停止层到达导电构件。

公开(公告)号：US06753607B1

公开(公告)日：2004-06-22

申请号：US10441511

申请日：2003-05-19

申请人： Zhen-Cheng Wu ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Zhen-Cheng Wu ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L2348

CPC分类号： H01L21/02126 ,  H01L21/02312 ,  H01L21/31051 ,  H01L21/31633 ,  H01L21/76829

摘要： The present invention relates to an improved integrated circuit structure including adjacent conductive and dielectric layers having a continuous, planar top surface, produced by a process which includes treating the surface with a silane compound, followed by depositing an etch stop layer over the surface, wherein a glue layer is not applied to the surface.

摘要翻译： 本发明涉及一种改进的集成电路结构，其包括具有连续的平坦顶表面的相邻的导电和电介质层，其通过包括用硅烷化合物处理表面的方法产生，然后在表面上沉积蚀刻停止层，其中 胶层不施加到表面。