利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

24 条记录 (耗时 0.023 秒)

    Three-dimensionally integrated nonvolatile SRAM cell and process
    1.
    发明授权
    Three-dimensionally integrated nonvolatile SRAM cell and process 失效
    三维集成的非易失性SRAM单元和工艺

    公开(公告)号：US5488579A

    公开(公告)日：1996-01-30

    申请号：US235735

    申请日：1994-04-29

    申请人： Umesh Sharma ,  Jim Hayden ,  Howard C. Kirsch

    发明人： Umesh Sharma ,  Jim Hayden ,  Howard C. Kirsch

    IPC分类号： H01L21/8244 ,  H01L21/8247 ,  G11C11/40

    CPC分类号： H01L27/11517 ,  H01L27/11

    摘要： A nonvolatile SRAM cell (20) includes a six-transistor SRAM cell portion (22) and a three-transistor nonvolatile memory portion (30). The nonvolatile memory portion (30) is connected to one storage node (101) of the SRAM cell portion (22). The nonvolatile SRAM cell (20) is three-dimensionally integrated in four layers of polysilicon. The nonvolatile memory portion (30) includes a thin film memory cell (32) having an oxide-nitride-oxide structure (41), and is programmable with a relatively low programming voltage. The three-dimensional integration of the nonvolatile SRAM cell (20) and relatively low programming voltage results in lower power consumption and smaller cell size.

    摘要翻译： 非易失性SRAM单元（20）包括六晶体管SRAM单元部分（22）和三晶体管非易失性存储器部分（30）。 非易失性存储器部分（30）连接到SRAM单元部分（22）的一个存储节点（101）。 非易失性SRAM单元（20）三维地集成在四层多晶硅中。 非易失性存储器部分（30）包括具有氧化物 - 氧化物 - 氧化物结构（41）的薄膜存储单元（32），并且可编程的编程电压相对较低。 非易失性SRAM单元（20）的三维集成和相对低的编程电压导致较低的功耗和较小的单元尺寸。

    Method for forming a nonvolatile memory device
    2.
    发明授权
    Method for forming a nonvolatile memory device 失效
    用于形成非易失性存储器件的方法

    公开(公告)号：US5496756A

    公开(公告)日：1996-03-05

    申请号：US340914

    申请日：1995-01-30

    申请人： Umesh Sharma ,  Jim Hayden ,  Howard C. Kirsch

    发明人： Umesh Sharma ,  Jim Hayden ,  Howard C. Kirsch

    IPC分类号： H01L21/8244 ,  H01L21/8247

    CPC分类号： H01L27/11517 ,  H01L27/11

    摘要： A nonvolatile SRAM cell (20) includes a six-transistor SRAM cell portion (22) and a three-transistor nonvolatile memory portion (30). The nonvolatile memory portion (30) is connected to one storage node (101) of the SRAM cell portion (22). The nonvolatile SRAM cell (20) is three-dimensionally integrated in four layers of polysilicon. The nonvolatile memory portion (30) includes a thin film memory cell (32) having an oxide-nitride-oxide structure (41), and is programmable with a relatively low programming voltage. The three-dimensional integration of the nonvolatile SRAM cell (20) and relatively low programming voltage results in lower power consumption and smaller cell size.

    摘要翻译： 非易失性SRAM单元（20）包括六晶体管SRAM单元部分（22）和三晶体管非易失性存储器部分（30）。 非易失性存储器部分（30）连接到SRAM单元部分（22）的一个存储节点（101）。 非易失性SRAM单元（20）三维地集成在四层多晶硅中。 非易失性存储器部分（30）包括具有氧化物 - 氧化物 - 氧化物结构（41）的薄膜存储单元（32），并且可编程的编程电压相对较低。 非易失性SRAM单元（20）的三维集成和相对低的编程电压导致较低的功耗和较小的单元尺寸。

    Method for forming a semiconductor device
    3.
    发明授权
    Method for forming a semiconductor device 失效
    半导体器件形成方法

    公开(公告)号：US5240558A

    公开(公告)日：1993-08-31

    申请号：US967294

    申请日：1992-10-27

    申请人： Hisao Kawasaki ,  Umesh Sharma ,  Howard C. Kirsch

    发明人： Hisao Kawasaki ,  Umesh Sharma ,  Howard C. Kirsch

    IPC分类号： H01L21/02 ,  H01L21/033 ,  H01L21/311 ,  H01L21/8242

    CPC分类号： H01L27/1085 ,  H01L21/0331 ,  H01L21/0337 ,  H01L21/31144 ,  H01L28/92 ,  Y10S438/947

    摘要： The surface area of a polysilicon electrode is increased by sputtering non-coalescing islands (20) of aluminum onto a silicon dioxide layer (18), which is overlying the polysilicon electrode. The sputtering process allows uniform island formation to be achieved independent of the deposition surface. The non-coalescing islands are then used as a mask, and a portion of the buffer layer (22) and a portion of the polysilicon electrode (26) are etched to form pillar-like regions (30) within the polysilicon electrode.

    摘要翻译： 通过将铝的非聚结岛（20）溅射到覆盖多晶硅电极的二氧化硅层（18）上来增加多晶硅电极的表面积。 溅射工艺允许独立于沉积表面实现均匀的岛形成。 然后将非聚结岛用作掩模，并且缓冲层（22）的一部分和多晶硅电极（26）的一部分被蚀刻以在多晶硅电极内形成柱状区域（30）。

    Electrically programmable read-only memory cell
    7.
    发明授权
    Electrically programmable read-only memory cell 失效
    电可编程只读存储单元

    公开(公告)号：US5621233A

    公开(公告)日：1997-04-15

    申请号：US462410

    申请日：1995-06-05

    申请人： Umesh Sharma ,  Michael P. Woo

    发明人： Umesh Sharma ,  Michael P. Woo

    IPC分类号： H01L21/8247 ,  H01L29/788 ,  H01L29/76

    CPC分类号： H01L27/11521

    摘要： EPROM cells include T-shaped floating gates (61, 171) and control gates that surround virtually all of the floating gates (61, 171) except for the portion of the floating gates (61, 171) that lie on a gate dielectric layer (51, 151). The EPROM cells may include customized well regions (22, 122) to allow flash erasing or individual cell erasing for electrically erasable EPROMs. Many different configurations of the memory cells are possible. The configurations of the source regions, drain regions, and well regions (22, 122) may be determined by how a user of the memory cells wants to program or erase the memory cells.

    摘要翻译： EPROM单元包括除了浮置栅极（61,171）的位于栅介质层上的部分以外的实际上围绕所有浮动栅极（61,171）的T形浮动栅极（61,171）和控制栅极（ 51，151）。 EPROM单元可以包括定制的阱区域（22,122），以允许电擦除EPROM的闪存擦除或单独的单元擦除。 存储单元的许多不同配置是可能的。 源极区域，漏极区域和阱区域（22,122）的配置可以由存储器单元的用户想如何编程或擦除存储器单元来确定。

    Process for forming an electrically programmable read-only memory cell
    8.
    发明授权
    Process for forming an electrically programmable read-only memory cell 失效
    用于形成电可编程只读存储器单元的工艺

    公开(公告)号：US5498560A

    公开(公告)日：1996-03-12

    申请号：US311162

    申请日：1994-09-16

    申请人： Umesh Sharma ,  Michael P. Woo

    发明人： Umesh Sharma ,  Michael P. Woo

    IPC分类号： H01L21/8247

    CPC分类号： H01L27/11521

    摘要： EPROM cells include T-shaped floating gates (61, 171) and control gates that surround virtually all of the floating gates (61, 171) except for the portion of the floating gates (61, 171) that lie on a gate dielectric layer (51, 151). The EPROM cells may include customized well regions (22, 122) to allow flash erasing or individual cell erasing for electrically erasable EPROMs. Many different configurations of the memory cells are possible. The configurations of the source regions, drain regions, and well regions (22, 122) may be determined by how a user of the memory cells wants to program or erase the memory cells.

    摘要翻译： EPROM单元包括除了浮置栅极（61,171）的位于栅介质层上的部分以外的实际上围绕所有浮动栅极（61,171）的T形浮动栅极（61,171）和控制栅极（ 51，151）。 EPROM单元可以包括定制的阱区域（22,122），以允许电擦除EPROM的闪存擦除或单独的单元擦除。 存储单元的许多不同配置是可能的。 源极区域，漏极区域和阱区域（22,122）的配置可以由存储器单元的用户想如何编程或擦除存储器单元来确定。