公开(公告)号：US20140021596A1

公开(公告)日：2014-01-23

申请号：US13551610

申请日：2012-07-18

申请人： Yat Kit Tsui ,  Dan Yang ,  Pui Chung Law

发明人： Yat Kit Tsui ,  Dan Yang ,  Pui Chung Law

IPC分类号： H01L23/485 ,  H01L21/60 ,  H01L23/08

CPC分类号： H01L27/14618 ,  H01L23/3114 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/14632 ,  H01L27/14687 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05155 ,  H01L2224/05644 ,  H01L2224/10156 ,  H01L2224/1132 ,  H01L2224/1182 ,  H01L2224/1183 ,  H01L2224/11849 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/1319 ,  H01L2224/13565 ,  H01L2224/1369 ,  H01L2224/16106 ,  H01L2224/16108 ,  H01L2224/16148 ,  H01L2224/16157 ,  H01L2224/16168 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/17181 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/214 ,  H01L2224/215 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81193 ,  H01L2224/81447 ,  H01L2224/81801 ,  H01L2224/8185 ,  H01L2224/81895 ,  H01L2224/9202 ,  H01L2224/92222 ,  H01L2224/92224 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06589 ,  H01L2924/10156 ,  H01L2924/12042 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2224/19 ,  H01L21/78 ,  H01L2924/00

摘要： The present invention relates to a semiconductor device packaged at the wafer level such that an entire packaged device is formed prior to separation of individual devices. The semiconductor device package includes a semiconductor chip having one or more bonding pads associated with the chip and a protective layer bonded over the semiconductor chip. An insulation layer is positioned on at least side edges and a lower surface of the semiconductor chip. Interconnection/bump metallization is positioned adjacent one or more side edges of the semiconductor chip and is electrically connected to at least one bonding pad. A compact image sensor package can be formed that is vertically integrated with a digital signal processor and memory chip along with lenses and a protective cover.

摘要翻译： 本发明涉及在晶片级封装的半导体器件，使得在分离各个器件之前形成整个封装器件。 半导体器件封装包括具有与芯片相关联的一个或多个焊盘和半导体芯片上粘合的保护层的半导体芯片。 绝缘层位于半导体芯片的至少侧边缘和下表面上。 互连/凸起金属化位于与半导体芯片的一个或多个侧边相邻并且与至少一个接合焊盘电连接。 可以形成紧凑的图像传感器封装，其与数字信号处理器和存储器芯片一起与透镜和保护盖垂直集成。

公开(公告)号：US09117715B2

公开(公告)日：2015-08-25

申请号：US13551610

申请日：2012-07-18

申请人： Yat Kit Tsui ,  Dan Yang ,  Pui Chung Law

发明人： Yat Kit Tsui ,  Dan Yang ,  Pui Chung Law

IPC分类号： H01L23/02 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L21/00 ,  H01L27/146 ,  H01L25/065 ,  H01L25/00 ,  H01L23/31 ,  H01L23/00

CPC分类号： H01L27/14618 ,  H01L23/3114 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/14632 ,  H01L27/14687 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05155 ,  H01L2224/05644 ,  H01L2224/10156 ,  H01L2224/1132 ,  H01L2224/1182 ,  H01L2224/1183 ,  H01L2224/11849 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/1319 ,  H01L2224/13565 ,  H01L2224/1369 ,  H01L2224/16106 ,  H01L2224/16108 ,  H01L2224/16148 ,  H01L2224/16157 ,  H01L2224/16168 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/17181 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/214 ,  H01L2224/215 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/81191 ,  H01L2224/81192 ,  H01L2224/81193 ,  H01L2224/81447 ,  H01L2224/81801 ,  H01L2224/8185 ,  H01L2224/81895 ,  H01L2224/9202 ,  H01L2224/92222 ,  H01L2224/92224 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06589 ,  H01L2924/10156 ,  H01L2924/12042 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2224/19 ,  H01L21/78 ,  H01L2924/00

摘要： The present invention relates to a semiconductor device packaged at the wafer level such that an entire packaged device is formed prior to separation of individual devices. The semiconductor device package includes a semiconductor chip having one or more bonding pads associated with the chip and a protective layer bonded over the semiconductor chip. An insulation layer is positioned on at least side edges and a lower surface of the semiconductor chip. Interconnection/bump metallization is positioned adjacent one or more side edges of the semiconductor chip and is electrically connected to at least one bonding pad. A compact image sensor package can be formed that is vertically integrated with a digital signal processor and memory chip along with lenses and a protective cover.

摘要翻译： 本发明涉及在晶片级封装的半导体器件，使得在分离各个器件之前形成整个封装器件。 半导体器件封装包括具有与芯片相关联的一个或多个焊盘和半导体芯片上粘合的保护层的半导体芯片。 绝缘层位于半导体芯片的至少侧边缘和下表面上。 互连/凸起金属化位于与半导体芯片的一个或多个侧边相邻并且与至少一个接合焊盘电连接。 可以形成紧凑的图像传感器封装，其与数字信号处理器和存储器芯片一起与透镜和保护盖垂直集成。

公开(公告)号：US20130292787A1

公开(公告)日：2013-11-07

申请号：US13464939

申请日：2012-05-04

申请人： Dan Yang ,  Yat Kit Tsui ,  Shu Kin Yau ,  Pui Chung Law

发明人： Dan Yang ,  Yat Kit Tsui ,  Shu Kin Yau ,  Pui Chung Law

IPC分类号： H01L31/0232 ,  H01L31/18

CPC分类号： H01L27/1464 ,  H01L27/14618 ,  H01L27/14627 ,  H01L27/14632 ,  H01L27/14687 ,  H01L2924/0002 ,  H01L2924/00

摘要： This invention discloses a backside illuminated image sensor without the need to involve a mechanical grinding process or a chemical-mechanical planarization process in fabrication, and a fabricating method thereof. In one embodiment, an image sensor comprises a semiconductor substrate, a plurality of light sensing elements in the semiconductor substrate, and a cavity formed in the semiconductor substrate. The light sensing elements are arranged in a substantially planar manner. The cavity has a base surface overlying the light sensing elements. The presence of the cavity allows the image to reach the light sensing elements through the cavity base surface. The cavity can be fabricated by etching the semiconductor substrate. Agitation may also be used when carrying out the etching.

摘要翻译： 本发明公开了一种背面照明图像传感器，其制造方法不需要涉及机械研磨工艺或化学机械平面化工艺。 在一个实施例中，图像传感器包括半导体衬底，半导体衬底中的多个感光元件和形成在半导体衬底中的空腔。 光感测元件以基本上平面的方式布置。 空腔具有覆盖光敏元件的基面。 空腔的存在允许图像通过空腔基面到达光感测元件。 可以通过蚀刻半导体衬底来制造空腔。 进行蚀刻时也可以使用搅拌。

公开(公告)号：US08823126B2

公开(公告)日：2014-09-02

申请号：US13464939

申请日：2012-05-04

申请人： Dan Yang ,  Yat Kit Tsui ,  Shu Kin Yau ,  Pui Chung Law

发明人： Dan Yang ,  Yat Kit Tsui ,  Shu Kin Yau ,  Pui Chung Law

IPC分类号： H01L27/146

CPC分类号： H01L27/1464 ,  H01L27/14618 ,  H01L27/14627 ,  H01L27/14632 ,  H01L27/14687 ,  H01L2924/0002 ,  H01L2924/00

摘要： This invention discloses a backside illuminated image sensor without the need to involve a mechanical grinding process or a chemical-mechanical planarization process in fabrication, and a fabricating method thereof. In one embodiment, an image sensor comprises a semiconductor substrate, a plurality of light sensing elements in the semiconductor substrate, and a cavity formed in the semiconductor substrate. The light sensing elements are arranged in a substantially planar manner. The cavity has a base surface overlying the light sensing elements. The presence of the cavity allows the image to reach the light sensing elements through the cavity base surface. The cavity can be fabricated by etching the semiconductor substrate. Agitation may also be used when carrying out the etching.

摘要翻译： 本发明公开了一种背面照明图像传感器，其制造方法不需要涉及机械研磨工艺或化学机械平面化工艺。 在一个实施例中，图像传感器包括半导体衬底，半导体衬底中的多个感光元件和形成在半导体衬底中的空腔。 光感测元件以基本上平面的方式布置。 空腔具有覆盖光敏元件的基面。 空腔的存在允许图像通过空腔基面到达光感测元件。 可以通过蚀刻半导体衬底来制造空腔。 进行蚀刻时也可以使用搅拌。

公开(公告)号：US08232626B2

公开(公告)日：2012-07-31

申请号：US12814938

申请日：2010-06-14

申请人： Yat Kit Tsui ,  Dan Yang ,  Xunqing Shi

发明人： Yat Kit Tsui ,  Dan Yang ,  Xunqing Shi

IPC分类号： H01L29/40 ,  H01L21/44 ,  H05K1/11

CPC分类号： H01L21/76898 ,  H01L23/481 ,  H01L2224/16145 ,  H01L2924/1461 ,  H01L2924/00

摘要： An electronic or micromechanical device having first (11) and second (12) surfaces and a via extending through the device from the first surface to the second surface. The via comprises integrally formed first (84, 86), second (82) and third (88) portions. The first portion (84, 86) extends from the first surface (11) to the second surface (12). The second portion (82) extends over a part of the first surface (11) of the device. The third portion (88) extends over a part of the second surface (12) of the device. Preferably the first portion comprises first and second parts, the second part extending through an active region of the device and having a narrower width than the first part. A method of forming and filling the via is also disclosed.

摘要翻译： 具有第一表面（11）和第二表面（12）的电子或微机械装置以及从第一表面延伸穿过该装置到第二表面的通孔。 通孔包括一体形成的第一（84,86），第二（82）和第三（88）部分。 第一部分（84,86）从第一表面（11）延伸到第二表面（12）。 第二部分（82）在装置的第一表面（11）的一部分上延伸。 第三部分（88）在装置的第二表面（12）的一部分上延伸。 优选地，第一部分包括第一部分和第二部分，第二部分延伸穿过装置的有源区域并且具有比第一部分更窄的宽度。 还公开了形成和填充通孔的方法。

公开(公告)号：US20110304026A1

公开(公告)日：2011-12-15

申请号：US12814938

申请日：2010-06-14

申请人： Yat Kit Tsui ,  Dan Yang ,  Xunqing Shi

发明人： Yat Kit Tsui ,  Dan Yang ,  Xunqing Shi

IPC分类号： H01L23/48 ,  H05K1/11 ,  H01L21/02 ,  H01L21/768

CPC分类号： H01L21/76898 ,  H01L23/481 ,  H01L2224/16145 ,  H01L2924/1461 ,  H01L2924/00

摘要： An electronic or micromechanical device having first (11) and second (12) surfaces and a via extending through the device from the first surface to the second surface. The via comprises integrally formed first (84, 86), second (82) and third (88) portions. The first portion (84, 86) extends from the first surface (11) to the second surface (12). The second portion (82) extends over a part of the first surface (11) of the device. The third portion (88) extends over a part of the second surface (12) of the device. Preferably the first portion comprises first and second parts, the second part extending through an active region of the device and having a narrower width than the first part. A method of forming and filling the via is also disclosed.

摘要翻译： 具有第一表面（11）和第二表面（12）的电子或微机械装置以及从第一表面延伸穿过该装置到第二表面的通孔。 通孔包括一体形成的第一（84,86），第二（82）和第三（88）部分。 第一部分（84,86）从第一表面（11）延伸到第二表面（12）。 第二部分（82）在装置的第一表面（11）的一部分上延伸。 第三部分（88）在装置的第二表面（12）的一部分上延伸。 优选地，第一部分包括第一部分和第二部分，第二部分延伸穿过设备的有源区域并且具有比第一部分更窄的宽度。 还公开了形成和填充通孔的方法。

公开(公告)号：US08754507B2

公开(公告)日：2014-06-17

申请号：US13008845

申请日：2011-01-18

申请人： Bin Xie ,  Pui Chung Simon Law ,  Yat Kit Tsui

发明人： Bin Xie ,  Pui Chung Simon Law ,  Yat Kit Tsui

IPC分类号： H01L29/40

CPC分类号： H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/24 ,  H01L24/80 ,  H01L24/82 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02371 ,  H01L2224/0345 ,  H01L2224/05558 ,  H01L2224/05666 ,  H01L2224/08145 ,  H01L2224/24145 ,  H01L2224/73217 ,  H01L2224/80896 ,  H01L2224/82101 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2924/01029 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2224/03 ,  H01L2924/01074 ,  H01L2224/80 ,  H01L2224/82 ,  H01L2924/00

摘要： The present invention provides a method for forming a three-dimensional wafer stack having a single metallized stack via with a variable cross-sectional shape. The method uses at least first and silicon wafers. Each wafer has one or more integrated circuits formed thereon. One or more through-vias are formed in each silicon wafer followed by oxide formation on at least an upper and lower surface of the silicon wafer. The wafers are aligned such that each wafer through via is aligned with a corresponding through via in adjacent stacked wafers. Wafers are bonded to form a three-dimensional wafer stack having one or more stack vias formed from the alignment of individual wafer vias. Via metallization is performed by depositing a seed layer in each of the stack vias followed by copper electroplating to form a continuous and homogeneous metallization path through the three-dimensional wafer stack.

摘要翻译： 本发明提供一种用于形成具有可变横截面形状的具有单个金属化叠层通孔的三维晶片叠层的方法。 该方法至少使用第一和第二硅片。 每个晶片具有形成在其上的一个或多个集成电路。 在每个硅晶片中形成一个或多个通孔，随后在硅晶片的至少上表面和下表面上形成氧化物。 将晶片对准，使得通过通孔的每个晶片与相邻堆叠的晶片中的相应通孔对准。 晶片被结合以形成具有由单个晶片通孔的对准形成的一个或多个堆叠通孔的三维晶片堆叠。 通过金属化通过在每个堆叠通孔中沉积种子层，然后进行铜电镀来形成通过三维晶片堆叠的连续且均匀的金属化路径来进行。