公开(公告)号：US07638859B2

公开(公告)日：2009-12-29

申请号：US11144742

申请日：2005-06-06

申请人： Yung-Cheng Lu ,  Ming-Hsing Tsai

发明人： Yung-Cheng Lu ,  Ming-Hsing Tsai

IPC分类号： H01L23/58 ,  H01L23/52

CPC分类号： H01L21/76801 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76835 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Interconnects with harmonized stress and methods for fabricating the same. An interconnect comprises a substrate having a conductive member. A composite low-k dielectric layer interposed with at least one stress-harmonizing layer therein overlies the substrate. A conductive feature in the composite low-k dielectric layer passes through the at least one stress-harmonizing layer to electrically connect the conductive member.

摘要翻译： 具有协调应力的互连和制造它的方法。 互连件包括具有导电部件的基板。 插入其中的至少一个应力协调层的复合低k电介质层覆盖在基板上。 复合低k电介质层中的导电特征通过至少一个应力协调层以电连接导电构件。

公开(公告)号：US20070096326A1

公开(公告)日：2007-05-03

申请号：US11261200

申请日：2005-10-28

申请人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Chung-Chi Ko ,  Pi-Tsung Chen ,  Shau-Lin Shue ,  Chien-Hsueh Shih ,  Hung-Wen Su ,  Ming-Hsing Tsai

发明人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Chung-Chi Ko ,  Pi-Tsung Chen ,  Shau-Lin Shue ,  Chien-Hsueh Shih ,  Hung-Wen Su ,  Ming-Hsing Tsai

IPC分类号： H01L23/48

CPC分类号： H01L23/53276 ,  H01L21/76849 ,  H01L21/76852 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/5226 ,  H01L2221/1094 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor devices and methods for fabricating the same. The devices include a substrate, a catalyst layer, a second dielectric layer, and carbon nanotubes (CNTs). The substrate comprises an overlying first dielectric layer with an electrode embedded therein. The catalyst layer overlies the electrode and the first dielectric layer and substantially comprises Co and M1, wherein M1 is selected from a group consisting of W, P, B, Bi, Ni, and a combination thereof. The second dielectric layer overlies the catalyst layer and comprises an opening exposing parts of the catalyst layer. The carbon nanotubes (CNTs) are disposed on the exposed catalyst layer and electrically connect the electrode.

摘要翻译： 半导体器件及其制造方法。 这些器件包括衬底，催化剂层，第二介电层和碳纳米管（CNT）。 衬底包括具有嵌入其中的电极的上覆的第一介电层。 催化剂层覆盖电极和第一介电层，并且基本上包括Co和M 1，其中M 1选自W，P，B，Bi ，Ni及其组合。 第二电介质层覆盖在催化剂层上并且包括露出催化剂层的部分的开口。 碳纳米管（CNT）设置在暴露的催化剂层上并电连接电极。

公开(公告)号：US07312531B2

公开(公告)日：2007-12-25

申请号：US11261200

申请日：2005-10-28

申请人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Chung-Chi Ko ,  Pi-Tsung Chen ,  Shau-Lin Shue ,  Chien-Hsueh Shih ,  Hung-Wen Su ,  Ming-Hsing Tsai

发明人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Chung-Chi Ko ,  Pi-Tsung Chen ,  Shau-Lin Shue ,  Chien-Hsueh Shih ,  Hung-Wen Su ,  Ming-Hsing Tsai

IPC分类号： H01L29/40 ,  H01L21/44

CPC分类号： H01L23/53276 ,  H01L21/76849 ,  H01L21/76852 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/5226 ,  H01L2221/1094 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor devices and methods for fabricating the same. The devices include a substrate, a catalyst layer, a second dielectric layer, and carbon nanotubes (CNTs). The substrate comprises an overlying first dielectric layer with an electrode embedded therein. The catalyst layer overlies the electrode and the first dielectric layer and substantially comprises Co and M1, wherein M1 is selected from a group consisting of W, P, B, Bi, Ni, and a combination thereof. The second dielectric layer overlies the catalyst layer and comprises an opening exposing parts of the catalyst layer. The carbon nanotubes (CNTs) are disposed on the exposed catalyst layer and electrically connect the electrode.

公开(公告)号：US20060276027A1

公开(公告)日：2006-12-07

申请号：US11144742

申请日：2005-06-06

申请人： Yung-Cheng Lu ,  Ming-Hsing Tsai

发明人： Yung-Cheng Lu ,  Ming-Hsing Tsai

IPC分类号： H01L21/4763 ,  H01L23/52

CPC分类号： H01L21/76801 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76835 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Interconnects with harmonized stress and methods for fabricating the same. An interconnect comprises a substrate having a conductive member. A composite low-k dielectric layer interposed with at least one stress-harmonizing layer therein overlies the substrate. A conductive feature in the composite low-k dielectric layer passes through the at least one stress-harmonizing layer to electrically connect the conductive member.

公开(公告)号：US09385034B2

公开(公告)日：2016-07-05

申请号：US11786367

申请日：2007-04-11

申请人： Hui-Lin Chang ,  Ting-Yu Shen ,  Yung-Cheng Lu

发明人： Hui-Lin Chang ,  Ting-Yu Shen ,  Yung-Cheng Lu

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L21/768

CPC分类号： H01L21/76849 ,  H01L21/76856 ,  H01L21/76883

摘要： An integrated circuit structure includes a semiconductor substrate; a dielectric layer over the semiconductor substrate; a conductive wiring in the dielectric layer; and a metal carbide cap layer over the conductive wiring.

摘要翻译： 集成电路结构包括半导体衬底; 半导体衬底上的电介质层; 电介质层中的导电布线; 以及导电布线上的金属碳化物盖层。

公开(公告)号：US20120049371A1

公开(公告)日：2012-03-01

申请号：US13290811

申请日：2011-11-07

申请人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L23/532

CPC分类号： H01L23/53238 ,  H01L21/28556 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76867 ,  H01L21/76871 ,  H01L21/76877 ,  H01L21/76883 ,  H01L21/76886 ,  H01L21/76889 ,  H01L23/528 ,  H01L23/53233 ,  H01L2924/0002 ,  H01L2924/00

摘要： A cap layer for a copper interconnect structure formed in a first dielectric layer is provided. In an embodiment, a conductive layer is located within a dielectric layer and a top surface of the conductive layer has either a recess, a convex surface, or is planar. An alloy layer overlies the conductive layer and is a silicide alloy having a first material from the conductive layer and a second material of germanium, arsenic, tungsten, or gallium.

摘要翻译： 提供了形成在第一介电层中的铜互连结构的盖层。 在一个实施例中，导电层位于电介质层内，并且导电层的顶表面具有凹陷，凸面或平面。 合金层覆盖在导电层上，并且是具有来自导电层的第一材料和锗，砷，钨或镓的第二材料的硅化物合金。

公开(公告)号：US20090014877A1

公开(公告)日：2009-01-15

申请号：US11775098

申请日：2007-07-09

申请人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L23/48 ,  H01L21/4763

CPC分类号： H01L23/53238 ,  H01L21/76834 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76862 ,  H01L21/76883 ,  H01L2924/0002 ,  H01L2924/00

摘要： An interconnect structure with improved reliability is provided. The interconnect structure includes a semiconductor substrate; a dielectric layer over the semiconductor substrate; a metallic wiring in the dielectric layer; a pre-layer over the metallic wiring, wherein the pre-layer contains boron; and a metal cap over the pre-layer, wherein the metal cap contains tungsten, and wherein the pre-layer and the metal cap are formed of different materials.

摘要翻译： 提供了具有可靠性提高的互连结构。 互连结构包括半导体衬底; 半导体衬底上的电介质层; 电介质层中的金属布线; 金属布线上的预层，其中预层含有硼; 以及在所述预层之上的金属盖，其中所述金属盖包含钨，并且其中所述预层和所述金属帽由不同的材料形成。

公开(公告)号：US20070228571A1

公开(公告)日：2007-10-04

申请号：US11523940

申请日：2006-09-20

申请人： Chen-Hua Yu ,  Yung-Cheng Lu ,  Hui-Lin Chang

发明人： Chen-Hua Yu ,  Yung-Cheng Lu ,  Hui-Lin Chang

IPC分类号： H01L23/52

CPC分类号： H01L23/53238 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76856 ,  H01L21/76864 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： An interconnect structure of an integrated circuit and a method for forming the same are provided. The interconnect structure includes a semiconductor substrate, a low-k dielectric layer over the semiconductor substrate, a conductor in the low-k dielectric layer, and a cap layer on the conductor. The cap layer has at least a top portion comprising a metal silicide/germanide.

摘要翻译： 提供集成电路的互连结构及其形成方法。 互连结构包括半导体衬底，半导体衬底上的低k电介质层，低k电介质层中的导体和导体上的覆盖层。 盖层至少具有包含金属硅化物/锗化物的顶部。

公开(公告)号：US07250364B2

公开(公告)日：2007-07-31

申请号：US10995923

申请日：2004-11-22

申请人： Yung-Cheng Lu ,  Tien-I Bao ,  Su-Hong Lin ,  Syun-Ming Jang

发明人： Yung-Cheng Lu ,  Tien-I Bao ,  Su-Hong Lin ,  Syun-Ming Jang

IPC分类号： H01L21/4763

CPC分类号： H01L21/76832 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76834

摘要： Semiconductor devices with composite etch stop layers and methods of fabrication thereof. An semiconductor device with a composite etch stop layer includes a substrate having a conductive member, a first etch stop layer on the substrate and the conductive member, a second etch stop layer and a dielectric layer sequentially over the second etch stop layer, having a conductive layer therein down through the dielectric layer, the second etch stop layer and the first etch stop layer to the conductive member.

摘要翻译： 具有复合蚀刻停止层的半导体器件及其制造方法。 具有复合蚀刻停止层的半导体器件包括具有导电部件的衬底，衬底上的第一蚀刻停止层和导电部件，在第二蚀刻停止层上顺序地具有第二蚀刻停止层和介电层，具有导电 在其中向下穿过介电层，第二蚀刻停止层和第一蚀刻停止层到达导电构件。

公开(公告)号：US20070080460A1

公开(公告)日：2007-04-12

申请号：US11246088

申请日：2005-10-11

申请人： Chen-Hua Yu ,  Shwang-Ming Jeng ,  Yung-Cheng Lu ,  Huilin Chang ,  Ting-Yu Shen ,  Yichi Liao

发明人： Chen-Hua Yu ,  Shwang-Ming Jeng ,  Yung-Cheng Lu ,  Huilin Chang ,  Ting-Yu Shen ,  Yichi Liao

IPC分类号： H01L23/52

CPC分类号： B29C43/222 ,  A44B17/0029 ,  A44B17/0058 ,  B29C43/28 ,  B29C2793/009 ,  B29L2031/7282 ,  B29L2031/729 ,  H01L24/05 ,  H01L24/06 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2224/45099

摘要： Bond pads for semiconductor devices and method for fabricating the same are provided. A bond pad has a first passivation layer having a plurality of openings. A conductive layer which overlies the openings and portions of the first passivation layer, having a first portion overlying the first passivation layer and a second portion overlying the openings. A second passivation layer overlies the first passivation layer and covers edges of the conductive layer.

摘要翻译： 提供了用于半导体器件的接合焊盘及其制造方法。 接合焊盘具有具有多个开口的第一钝化层。 覆盖在开口和第一钝化层的部分上的导电层，其具有覆盖第一钝化层的第一部分和覆盖开口的第二部分。 第二钝化层覆盖在第一钝化层上并覆盖导电层的边缘。