公开(公告)号：CN101383333B

公开(公告)日：2012-11-14

申请号：CN200710193653.6

申请日：2007-11-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  许仕勋

IPC: H01L23/488 ,  H01L23/49 ,  H01L23/485

CPC classification number: H01L24/06 ,  H01L23/5286 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/32145 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48724 ,  H01L2224/48844 ,  H01L2224/4903 ,  H01L2224/49051 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/49431 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/20751 ,  H01L2924/00 ,  H01L2224/48824 ,  H01L2224/48744 ,  H01L2224/45099 ,  H01L2924/00015 ,  H01L2924/00012

Abstract: 本发明提供一种半导体封装，包括：芯片，设置于基板上；多个焊线，每一焊线连接基板上的接垫与芯片上的焊垫。多个焊线包括：信号线，连接基板上的信号接垫与芯片上的信号焊垫，信号线具有第一厚度；接地线，连接基板上的接地接垫与芯片上的接地焊垫，接地线具有第二厚度；以及电源线，连接基板上的电源接垫与芯片上的电源焊垫，电源线具有第二厚度；其中第二厚度大于第一厚度，其中该信号接垫沿着该芯片的周围设置，且该接地接垫与该电源接垫沿着该信号接垫的周围与其异行交错设置。本发明能够在固定的面积提供更多数量的I/O垫，从而在不牺牲元件电特性与功能为前提下，提供更紧密的封装体。

公开(公告)号：CN102683296A

公开(公告)日：2012-09-19

申请号：CN201210067425.5

申请日：2012-03-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘豫文 ,  杨庆荣 ,  陈宪伟 ,  潘信瑜 ,  史朝文

IPC: H01L23/16 ,  H01L23/12 ,  H01L21/58

CPC classification number: H01L23/49822 ,  H01L23/49827 ,  H01L23/562 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/1132 ,  H01L2224/1134 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/13116 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/83102 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/00

Abstract: 本发明提供了一种载体基板、一种包括了载体基板的器件、以及一种将载体基板接合到芯片的方法。一种示例性器件包括载体基板，该载体基板具有芯片区域和外围区域，芯片接合到载体基板的芯片区域。载体基板包括加强结构，该加强结构嵌入在外围区域中。本发明还提供了一种用于倒装芯片封装的加强结构。

公开(公告)号：CN102593076A

公开(公告)日：2012-07-18

申请号：CN201110148043.0

申请日：2011-05-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨庆荣 ,  刘豫文 ,  唐修敏 ,  陈宪伟 ,  杨宗颖 ,  于宗源

IPC: H01L23/28 ,  H01L23/31 ,  H01L21/56

CPC classification number: H01L23/564 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置。上述半导体装置包括一基板，包括一电路区和一密封环区，上述密封环区围绕上述电路区。一密封环结构，设置于上述密封环区的上方，上述密封环结构具有一第一部分和位于上述第一部分上方的一第二部分，其中上述第一部分具有一宽度W1，上述第二部分具有一宽度W2，且上述宽度W1小于上述宽度W2。本发明可明显地提升封装工艺的良率。

公开(公告)号：CN102468246A

公开(公告)日：2012-05-23

申请号：CN201110139905.3

申请日：2011-05-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  杨宗颖

IPC: H01L23/31 ,  H01L23/60 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L24/14 ,  H01L23/585 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0233 ,  H01L2224/02331 ,  H01L2224/02379 ,  H01L2224/0239 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05024 ,  H01L2224/13012 ,  H01L2224/13014 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/14179 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01059 ,  H01L2924/01072 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明一实施例提供一种半导体元件及其制作方法，该半导体元件包括一基板，具有一密封环区与一电路区；至少一角落凸块，配置于电路区中；一密封环结构，配置于密封环区中；以及一连接结构，电性连接密封环结构的一金属层与至少一角落凸块，至少一角落凸块耦接一信号接地。本发明有助于在使密封环结构接地时避免产生面积损失与额外的制作成本。

公开(公告)号：CN102445649A

公开(公告)日：2012-05-09

申请号：CN201110208201.7

申请日：2011-07-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邵栋樑 ,  梁世纬 ,  陈英儒 ,  杨庆荣 ,  陈宪伟 ,  蔡豪益 ,  李明机 ,  余振华

IPC: G01R31/28 ,  G01N27/20 ,  G01N27/24

CPC classification number: G01R31/2648 ,  G01R31/002 ,  G01R31/2644 ,  G01R31/2884 ,  H01L22/34 ,  H01L2224/13

Abstract: 本发明公开一种半导体芯片的测试结构及应用于测量电介质特性的方法，其中该测试结构用于测量一尚未封装的半导体芯片，包括一施力部件与该半导体芯片的一内连线结构耦接，可操控该施力部件以施加一力于该半导体芯片之上；以及第一以及第二测试部分与该内连线结构耦接，该第一以及第二测试部分以测量与该内连线结构中一预定区域相关的一电性效能；其中该第一以及第二测试部分为可操控，于施加该力于该半导体芯片时测量该电性效能。本发明的测试结构可精确的获知裂化发生的时机，并可具有在半导体芯片未封装前即可得知裂化现象的优点。

公开(公告)号：CN101447463B

公开(公告)日：2011-06-22

申请号：CN200810181940.X

申请日：2008-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  蔡豪益 ,  郑心圃 ,  刘豫文

IPC: H01L23/00 ,  H01L23/522

CPC classification number: H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开一种具有多层接线结构的半导体晶片。晶片包括：位于晶片上且排置成一阵列的多个裸片区以及位于裸片区之间的多个切割道区。具有未掺杂硅玻璃(undoped silica glass，USG)顶层接线层位于超低介电常数(extremely-low dielectric constant，ELK)接线层上方的的半导体晶片的切割道具有至少一金属层结构大体覆盖由二切割道交界而成的角落区，以抑制晶片切割操作期间USG/ELK界面发生剥离。本发明能够解决现有技术中存在剥离缺陷问题，提高了IC装置的可靠度。

公开(公告)号：CN101110386B

公开(公告)日：2011-06-08

申请号：CN200710109623.2

申请日：2007-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  林建宏 ,  李慈莉

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L21/7682 ,  H01L21/76828 ,  H01L21/76829 ,  H01L2221/1047

Abstract: 本发明提供一种高可靠度的集成电路内连线结构，以及形成此内连线结构的方法。此方法包括提供衬底；形成介电层于所述衬底之上，其中所述介电层的材料为具有缩小与弯曲能力的材料；执行第一缩小工艺，其中该第一缩小工艺使该介电层的孔隙不完全形成并使所述介电层缩小且具有第一缩小率；于执行第一缩小工艺之后，形成导电结构于所述介电层中；以及于形成导电结构之后，执行第二缩小工艺，其中所述介电层实质上缩小形成一弯曲部分且具有第二缩小率。本发明的优点包括当形成扩散阻障层时，具有较低的孔隙度而改善扩散阻障层，以及较长的电迁移路径而减少了电迁移。

公开(公告)号：CN102063015A

公开(公告)日：2011-05-18

申请号：CN201010147699.6

申请日：2010-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 韩郁琪 ,  王盈盈 ,  林俊宏 ,  陈宪伟 ,  邱铭彦

IPC: G03F7/20

CPC classification number: G03F9/7084 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明为一种半导体晶圆与图案对准的方法。此半导体晶圆可包含一曝光区；一晶粒位于曝光场内，其中晶粒包含集成电路区、密封环区以及角落应力解除区；以及一晶粒对准标记位于密封环区与角落应力解除区之间。

公开(公告)号：CN101271882B

公开(公告)日：2010-11-10

申请号：CN200710111901.8

申请日：2007-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈学忠 ,  郑心圃

IPC: H01L23/528

CPC classification number: H01P3/08

Abstract: 一种半导体元件，包括一第一信号线和一接地线，其中第一信号线包括一开口，且至少部分的接地线位于开口中。从而最小化或消减芯片上内连线的电感。

公开(公告)号：CN101399222B

公开(公告)日：2010-09-15

申请号：CN200810085229.4

申请日：2008-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  蔡豪益 ,  郑心圃 ,  刘豫文

IPC: H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/76831

Abstract: 本发明提供一种具有空气间隙的半导体元件的制造方法，该方法包括以下步骤，提供一牺牲层于一介电层上，且于其中形成多个开口，牺牲层是一毯覆层，且其氧化成一可通过一蚀刻组成来蚀刻的材料，介电材料和后续形成的内连接层则对此蚀刻组成具有蚀刻阻挡的特性。在沉积内连接层后，提供一包括部分介电材料、转换材料的垂直部分和部分的内连接层的平坦化表面。以上述蚀刻组成将转换材料移除，形成多个孔洞，于上述的结构上形成一盖层，产生空气间隙。另外，可于内连接结构和牺牲材料间形成一侧壁保护层，在本发明的实施例中，可于介电材料上形成一抗反射层，且抗反射层形成部分的平坦表面。