晶圆级芯片尺寸封装中间结构装置和方法

    公开(公告)号:CN104051399B

    公开(公告)日:2018-06-08

    申请号:CN201310755093.4

    申请日:2013-12-30

    Inventor: 余振华 叶德强

    CPC classification number: H01L2224/10 H01L2224/73204

    Abstract: 本发明提供了一种WLCSP中间结构及其形成方法,该方法包括:在载体上形成第一重分布层(RDL),以及在第一RDL的第二侧上安装中介层管芯,第一RDL具有设置在第一RDL上的安装焊盘。在中介层管芯的第二侧上方形成第二RDL,第二RDL具有与中介层管芯相邻的第一侧,设置在第二RDL上的一个或多个接合件,一个或多个接合件中的至少一个与至少一个中介层管芯或至少一个安装焊盘电接触。在形成第二RDL之前,在所述中介层管芯周围和在第一RDL的一部分的上方形成模塑料,并且第二RDL形成在模塑料的至少一部分的上方。本发明还公开了晶圆级芯片尺寸封装中间结构装置和方法。

    半导体封装件及其形成方法

    公开(公告)号:CN107871718A

    公开(公告)日:2018-04-03

    申请号:CN201710367857.0

    申请日:2017-05-23

    Abstract: 一个实施例是一种方法,该方法包括在第一晶圆中形成第一无源器件,在第一晶圆的第一侧上方形成第一介电层,在第一介电层中形成多个第一接合焊盘,平坦化第一介电层和多个第一接合焊盘以使第一介电层和多个第一接合焊盘的顶面彼此齐平,将第一器件管芯混合接合至第一介电层和多个第一接合焊盘中的至少一些,并且将第一器件管芯密封在第一密封剂中。本发明的实施例还涉及半导体封装件及其形成方法。

    封装件及其形成方法
    18.
    发明公开

    公开(公告)号:CN107342277A

    公开(公告)日:2017-11-10

    申请号:CN201710213919.2

    申请日:2017-04-01

    Abstract: 实施例器件包括集成电路管芯和位于集成电路管芯上方的第一金属化图案。第一金属化图案包括具有延伸穿过第一导电区的第一孔的第一伪图案。该器件还包括位于第一金属化图案上方的第二金属化图案。第二金属化图案包括具有延伸穿过第二导电区的第二孔的第二伪图案。第二孔以凸出的方式布置为与第一孔的部分和第一导电区的部分重叠。本发明还提供了封装件及其形成方法。

Patent Agency Ranking