公开(公告)号：CN104425610A

公开(公告)日：2015-03-18

申请号：CN201410067292.0

申请日：2014-02-25

申请人： 株式会社东芝

发明人： 高田修

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L27/092 ,  H01L21/336

CPC分类号： H01L27/092 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823456 ,  H01L21/823814 ,  H01L21/82385 ,  H01L29/7833 ,  H01L29/7836

摘要： 当前实施例的方面，提供了包含高电压元件的半导体器件及其制造方法，所述高电压元件包含：衬底；第一半导体区；绝缘隔离膜；第二半导体区；漏区；源区；浮置漏区；第一栅电极；第二栅电极；栅绝缘体；漏电极；以及源电极。

公开(公告)号：CN104425410A

公开(公告)日：2015-03-18

申请号：CN201310688355.X

申请日：2013-12-16

申请人： 台湾积体电路制造股份有限公司

发明人： 江国诚 ,  黄俊嘉

IPC分类号： H01L23/48

CPC分类号： H01L21/823821 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02233 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/31105 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/82385 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/092 ,  H01L27/0922 ,  H01L27/0924 ,  H01L29/0673 ,  H01L29/0692 ,  H01L29/1037 ,  H01L29/165 ,  H01L29/42376 ,  H01L29/42392 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/7854 ,  H01L29/78696

摘要： 本发明提供了集成电路（IC）。IC包括具有金属氧化物半导体（MOS）区的衬底。IC还包括第一栅极区、源极区和漏极区，以及第二栅极区、源极区和漏极区，其中第一栅极区具有第一长度，第二栅极区具有第二长度。第一纳米线组设置在第一栅极区中，第一纳米线组包括具有第一直径的纳米线，并连接至第一源极区中的部件和第一漏极区中的部件。第二纳米线组设置在第二栅极区中，第二纳米线组包括具有第二直径的纳米线，并连接至第二源极区中的部件和第二漏极区中的部件。直径为：如果第一长度大于第二长度，则第一直径小于第二直径，反之亦然。本发明还提供了具有纳米线的集成电路。

公开(公告)号：CN104183497A

公开(公告)日：2014-12-03

申请号：CN201310373818.3

申请日：2013-08-23

申请人： 台湾积体电路制造股份有限公司

发明人： 江国诚 ,  林志昌 ,  陈冠霖 ,  徐廷鋐 ,  黄俊嘉

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  H01L27/092

CPC分类号： H01L27/0924 ,  H01L21/02356 ,  H01L21/823821 ,  H01L21/82385 ,  H01L21/823864 ,  H01L27/0922 ,  H01L29/0649 ,  H01L29/41791 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/7843 ,  H01L29/7848 ,  H01L29/785

摘要： 本发明提供了具有可调节拉伸应变的鳍式场效应晶体管（FinFET）及在集成电路中调整拉伸应变的实施例方法。方法包括在鳍中的栅极区的对侧上形成源极/漏极区，在鳍上方形成间隔件，间隔件邻近源极/漏极区，在间隔件之间沉积电介质；以及实施退火工艺以使电介质收缩，电解质的收缩使间隔件变形，间隔件的变形扩大了鳍中的栅极区。

公开(公告)号：CN104124209A

公开(公告)日：2014-10-29

申请号：CN201310151384.2

申请日：2013-04-27

申请人： 上海华虹宏力半导体制造有限公司

发明人： 郭振强 ,  陈瑜 ,  罗啸 ,  赵阶喜 ,  马斌 ,  陈华伦

IPC分类号： H01L21/8238 ,  H01L21/28

CPC分类号： H01L21/82385

摘要： 本发明公开了一种CMOS器件的制造方法，包括步骤：形成浅沟槽场氧并隔离出有源区。形成CMOS器件的阱区。在硅衬底的正面依次生长栅氧化层、多晶硅层并对多晶硅层进行掺杂。依次沉积金属硅化钨层和顶层氮化硅层。采用光刻工艺定义出栅极图形，依次对顶层氮化硅层、金属硅化钨层和多晶硅层进行干法刻蚀工艺形成栅极结构，金属硅化钨层的刻蚀采用干法异向刻蚀加干法同向刻蚀。本发明能够使得刻蚀后的栅极中金属硅化钨会相对于顶层氮化硅层和多晶硅层会向栅极中心凹陷一段距离，能使后续在金属硅化钨处形成的侧墙的厚度增加，能够提高CMOS器件的自对准接触孔和栅极之间的击穿电压，提高器件的性能。

公开(公告)号：CN104103637A

公开(公告)日：2014-10-15

申请号：CN201310669330.5

申请日：2013-12-10

申请人： 意法半导体公司

发明人： J·H·张 ,  牛成玉 ,  杨珩

IPC分类号： H01L27/088 ,  H01L29/49 ,  H01L29/10 ,  H01L21/8234 ,  H01L21/28

CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L21/28132 ,  H01L21/2855 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823864 ,  H01L27/092 ,  H01L29/41783 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/7843 ,  H01L29/7845 ,  H01L2924/04941 ,  H01L2924/0465 ,  H01L2924/04541 ,  H01L2924/01074 ,  H01L2924/04953 ,  H01L2924/01029 ,  H01L2924/01022 ,  H01L2924/01007 ,  H01L2924/0505 ,  H01L2924/01013

摘要： 本发明用于增强电荷载流子的迁移率的方法和设备。一种集成电路可以包括两个类型的半导体器件。第一类型的器件可以包括金属栅极和以第一方式应变的沟道。第二类型的器件可以包括金属栅极和以第二方式应变的沟道。栅极可以共同地包括三种或者更少金属材料。栅极可以共享相同金属材料。一种在集成电路上形成半导体器件的方法可以包括分别在集成电路的与第一和第二栅极对应的第一和第二区域中沉积第一和第二金属层。

公开(公告)号：CN102237367B

公开(公告)日：2014-09-24

申请号：CN201010171371.8

申请日：2010-05-07

申请人： 中国科学院微电子研究所

发明人： 朱慧珑 ,  骆志炯 ,  尹海洲

IPC分类号： H01L27/115 ,  H01L21/8247 ,  H01L29/10

CPC分类号： H01L27/11521 ,  H01L21/823456 ,  H01L21/82385 ,  H01L27/112 ,  H01L27/11206 ,  H01L27/11519 ,  H01L27/11541 ,  H01L27/11543 ,  H01L27/11558 ,  H01L29/66825 ,  H01L29/7881

摘要： 本发明公开了一种闪存器件，包括：半导体衬底；形成于所述半导体衬底上的闪存区；其中，所述闪存区包括：第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质；形成于所述第一掺杂阱上的高k栅介质层；形成于所述高k栅介质层上的金属层。本发明实现了高K介质金属栅与可擦写闪存的兼容，提高了闪存的工作性能。本发明还提供一种与之对应的制造方法，极大地提高了闪存器件的生产效率和成品率。

公开(公告)号：CN104038120A

公开(公告)日：2014-09-10

申请号：CN201410076749.4

申请日：2014-03-04

申请人： 精工爱普生株式会社

发明人： 守屋勇 ,  山田敦史

IPC分类号： H02P7/29 ,  H01L27/088

CPC分类号： H01L27/0928 ,  H01L21/761 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/092 ,  H02M7/53871 ,  H03K17/0822 ,  H03K2217/0027 ,  H03K2217/0045

摘要： 本发明涉及一种电路装置及电子设备。电路包括噪声产生源和因噪声而受到不良影响的模拟电路/逻辑电路，所述模拟电路/逻辑电路的至少一部分被构成在导电性与基板不同的埋入杂质层上，并且其周围的至少一部分被不同于基板的杂质层所包围，由此阻碍噪声自噪声产生源的传播。

公开(公告)号：CN102437185B

公开(公告)日：2014-07-30

申请号：CN201110061221.6

申请日：2011-03-14

申请人： 台湾积体电路制造股份有限公司

发明人： 周汉源 ,  张立伟 ,  朱鸣 ,  杨宝如 ,  庄学理

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC分类号： H01L21/823842 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/82385 ,  H01L29/66545

摘要： 本申请披露了一种半导体器件，包括：基板，具有第一有源区、第二有源区、以及插入第一有源区和第二有源区之间具有第一宽度的隔离区；P-金属栅电极，在第一有源区之上并且延伸隔离区的第一宽度的至少2/3；以及N-金属栅电极，在第二有源区之上并且延伸不超过第一宽度的1/3。N-金属栅电极电连接至隔离区之上的P-金属栅电极。

公开(公告)号：CN103872054A

公开(公告)日：2014-06-18

申请号：CN201210548994.1

申请日：2012-12-17

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 潘光燃 ,  文燕 ,  石金成 ,  高振杰

IPC分类号： H01L27/092 ,  H01L21/8238 ,  H01L21/784

CPC分类号： H01L21/82385 ,  H01L21/823857 ,  H01L27/0922

摘要： 本发明涉及半导体集成电路制造领域，特别涉及一种集成器件及其制造方法、分立器件、CDMOS，用以解决由于采用在外延层上制作漂移区，而制作外延层的工艺成本很高，所以导致LDMOS的应用范围受到了限制的问题。本发明实施例的nLDMOS和pLDMOS集成器件包括衬底还包括nLDMOS和pLDMOS；其中，所述nLDMOS和pLDMOS位于所述衬底中。由于nLDMOS和pLDMOS位于衬底中，不需要外延层，从而降低了制造成本，扩大了其应用范围。

公开(公告)号：CN103545371A

公开(公告)日：2014-01-29

申请号：CN201210468800.7

申请日：2012-11-19

申请人： 台湾积体电路制造股份有限公司

发明人： 伍震威 ,  周学良 ,  苏柏智 ,  柳瑞兴

IPC分类号： H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC分类号： H01L29/7809 ,  H01L29/0649 ,  H01L29/10 ,  H01L29/105 ,  H01L29/4236 ,  H01L29/66484 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7831 ,  H01L21/82385 ,  H01L21/823885 ,  H01L21/823892

摘要： 一种MOS晶体管，包括衬底、形成在衬底上方的第一区、从第一区生长的第二区、形成在第二区中的第三区、形成在第三区中的第一漏极/源极区、形成在第一沟槽中的第一栅电极、形成在第二区中并且在第一沟槽的第一漏极/源极区的相对侧上的第二漏极/源极区以及耦合第二漏极/源极区和第二区的第二沟槽，其中第二沟槽具有与第一沟槽相同的深度。本发明还提供了用于功率MOS晶体管的装置和方法。