公开(公告)号：CN104064587B

公开(公告)日：2017-03-01

申请号：CN201410076912.7

申请日：2014-03-04

申请人： 株式会社东芝

发明人： 清水达雄 ,  西尾让司 ,  太田千春 ,  四户孝

IPC分类号： H01L29/201 ,  H01L29/78

CPC分类号： H01L29/1608 ,  C30B29/36 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/049 ,  H01L29/0847 ,  H01L29/167 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827

摘要： 本发明的半导体装置具备含有p型杂质和n型杂质的n型SiC的杂质区。并且，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成上述组合的上述元素A的浓度与上述元素D的浓度之比大于0.40且小于0.95，构成上述组合的上述元素D的浓度为1×1018cm-3以上且1×1022cm-3以下。

公开(公告)号：CN105895511A

公开(公告)日：2016-08-24

申请号：CN201610275559.4

申请日：2016-04-29

申请人： 北京世纪金光半导体有限公司

发明人： 倪炜江

IPC分类号： H01L21/04 ,  H01L29/78

CPC分类号： H01L21/04 ,  H01L29/78 ,  H01L21/0445 ,  H01L21/0465 ,  H01L29/66068

摘要： 本发明公开了一种基于自对准工艺的SiC MOSFET制造方法，其包括如下步骤：首先选择n型siC外延材料；根据不同的光刻设备在外延材料表面制作对准标记；在外延材料上制作pwell层注入掩膜图形层；进行Al离子注入，在SiC内形成矩形掺杂分布的p阱区；进行P离子注入，或者注入N离子，形成n++型源区；去掉掩膜，进行RCA清洗；并再次制作掩膜，在所述n++型源区内露出Al注入区域；再次进行Al离子注入；进行结终端的掩膜制作与注入；进行RCA清洗后，再用HF或BOE去除表面的SiC层；进行栅介质生长；制作高掺杂的多晶硅层；淀积钝化层；淀积电极金属，刻蚀掉非电极处的金属。本方法可以形成非常短的沟道，并且原胞内两侧沟道对称，整个器件内沟道长度均匀；且工艺简单可控。

公开(公告)号：CN105580111A

公开(公告)日：2016-05-11

申请号：CN201480053018.6

申请日：2014-08-05

申请人： 住友电气工业株式会社

发明人： 堀井拓

IPC分类号： H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L21/0465 ,  H01L21/02115 ,  H01L21/02252 ,  H01L21/0445 ,  H01L21/0455 ,  H01L21/046 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/872

摘要： 一种制造碳化硅半导体器件的方法，包括：制备具有第一主表面(P1)和位于第一主表面(P1)的相反侧的第二主表面(P2)的碳化硅衬底(100)的步骤(S1)、通过利用杂质掺杂第一主表面(P1)在碳化硅衬底(100)中形成掺杂区的步骤(S2)、在第一主表面(P1)上形成第一保护膜(10)的步骤(S3)和在第二主表面(P2)上形成第二保护膜(20)的步骤(S4)，形成第一保护膜(10)的步骤(S3)是在形成掺杂区的步骤(S2)之后执行的，该方法还包括在第一主表面(P1)的至少一部分被第一保护膜(10)覆盖并且第二主表面(P2)的至少一部分被第二保护膜(20)覆盖的情况下通过进行退火来激活掺杂区中包括的杂质的步骤(S5)。

公开(公告)号：CN105140283A

公开(公告)日：2015-12-09

申请号：CN201510449403.9

申请日：2015-07-28

申请人： 国网智能电网研究院 ,  国家电网公司 ,  国网浙江省电力公司

发明人： 查祎英 ,  王方方 ,  郑柳 ,  田亮 ,  吴昊 ,  朱韫晖 ,  夏经华 ,  刘瑞 ,  李永平 ,  李玲 ,  杨霏

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/04 ,  H01L29/66

CPC分类号： H01L29/7827 ,  H01L21/0465 ,  H01L29/0684 ,  H01L29/66068

摘要： 本发明提供一种碳化硅(SiC)金属-氧化物-半导体场效应晶体管(MOSFET)功率器件及其制作方法，该器件包括：n型的碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层包含具有一定间隔的含有n型碳化硅源区的p型碳化硅区，所述漂移层上的n型碳化硅外延层，所述外延层被所述n型碳化硅区间隔，所述外延层上的氧化层，所述氧化层上的n型多晶层；自p型碳化硅区上的n型碳化硅外延区延伸至n型漂移层上的n型碳化硅外延区的n型沟道。本发明可减少经过离子注入和高温退火处理后的SiC和栅介质之间的界面态密度，减少器件的性能退化，提高沟道载流子的有效迁移率。本发明方法利用栅接触多晶层作为源离子注入掩膜，简化了碳化硅MOSFET器件的制作方法。

公开(公告)号：CN102822977B

公开(公告)日：2015-11-25

申请号：CN201180017302.4

申请日：2011-03-30

申请人： 罗姆股份有限公司

发明人： 奥村启树 ,  三浦峰生 ,  中野佑纪 ,  川本典明 ,  安部英俊

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66734 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02529 ,  H01L21/0254 ,  H01L21/0465 ,  H01L21/31111 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0657 ,  H01L29/0696 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/512 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/7813

摘要： 本发明的半导体装置包含：第一导电型的半导体层；在所述半导体层的表层部隔开间隔而形成多个的第二导电型的体区域；形成于各所述体区域的表层部的第一导电型的源极区域；设在所述半导体层上，架跨在相邻的所述体区域之间的栅极绝缘膜；设在所述栅极绝缘膜上，与所述体区域对置的栅极电极；以及设在相邻的所述体区域之间，缓和在所述栅极绝缘膜产生的电场的电场缓和部。

公开(公告)号：CN102800570B

公开(公告)日：2015-11-18

申请号：CN201210037902.3

申请日：2012-02-20

申请人： 三菱电机株式会社

发明人： 松野吉德 ,  樽井阳一郎

IPC分类号： H01L21/04 ,  H01L29/872

CPC分类号： H01L29/1608 ,  H01L21/0465 ,  H01L21/0485 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/6606 ,  H01L29/872

摘要： 本发明涉及碳化硅半导体装置的制造方法。提供一种半导体装置，能够在碳化硅肖特基二极管的制造中，使二极管的正向特性特别是势垒高度φB稳定，使漏电流的偏差减少。在外延层（2）上利用干式热氧化形成硅氧化膜OX1，在SiC基板（1）的背面形成欧姆电极（3），之后，对SiC基板（1）进行退火，在欧姆电极（3）和SiC基板（1）的背面之间形成欧姆接合，除去硅氧化膜OX1，之后，在外延层（2）上形成肖特基电极（4）。之后，进行烧结，在肖特基电极（4）和外延层之间形成肖特基接合。

公开(公告)号：CN102770960B

公开(公告)日：2015-08-12

申请号：CN201180010752.0

申请日：2011-10-25

申请人： 住友电气工业株式会社

发明人： 增田健良 ,  和田圭司 ,  日吉透

IPC分类号： H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/66734 ,  H01L21/02233 ,  H01L21/02255 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/0465 ,  H01L21/049 ,  H01L29/0623 ,  H01L29/086 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/7802 ,  H01L29/7813

摘要： 一种MOSFET（1），配备有碳化硅衬底（10）、活性层（20）、栅氧化物膜（30）以及栅电极（40）。活性层（20）包括主体区（22），当对栅电极（40）施加电压时在接触栅氧化物膜（30）的区域形成反型层（29）。主体区具有：低浓度区（22B），其布置在形成有反型层（29）的区域并包含低浓度杂质；以及高浓度区（22A），其布置在形成有反型层（29）的区域、在反型层（29）中的载流子迁移方向上与低浓度区（22B）相邻，并包含浓度大于低浓度区（22B）的杂质。

公开(公告)号：CN102694011B

公开(公告)日：2015-08-12

申请号：CN201210080160.2

申请日：2012-03-23

申请人： 株式会社东芝

发明人： 野田隆夫 ,  尾原亮一 ,  佐野贤也 ,  杉山亨

IPC分类号： H01L29/06 ,  H01L29/45 ,  H01L29/872

CPC分类号： H01L29/1608 ,  H01L21/0465 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/43 ,  H01L29/6606 ,  H01L29/872

摘要： 根据一个实施例，一种半导体器件包括：第一导电类型的半导体层(10)；第二导电类型的第一区(3)，其被选择性设置在所述半导体层(10)的第一主表面中；第二导电类型的第二区，其被选择性设置在所述第一主表面中并且与第一区(3)相连接；第一电极(17)，其被设置为与半导体层(10)和第一区(3)相接触；第二电极，其被设置为与第二区相接触；以及第三电极(19)，其与半导体层中的与第一主表面相对的第二主表面电气连接。

公开(公告)号：CN104303314A

公开(公告)日：2015-01-21

申请号：CN201380025695.2

申请日：2013-05-15

申请人： 通用电气公司

发明人： S.D.阿瑟 ,  A.V.博洛特尼科夫 ,  P.A.罗西 ,  K.S.马托查 ,  R.J.赛亚 ,  Z.M.斯塔姆 ,  L.D.斯特瓦诺维奇 ,  K.V.S.R.基肖尔 ,  J.W.克雷奇默

IPC分类号： H01L29/861 ,  H01L29/739 ,  H01L29/06 ,  H01L29/16 ,  H01L21/266 ,  H01L29/78

CPC分类号： H01L29/0638 ,  H01L21/0465 ,  H01L29/0619 ,  H01L29/0646 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/8613

摘要： 提供一种半导体器件(200)，包括：含碳化硅的衬底(202)；布置在衬底(202)上的漂移层(214)，漂移层含掺第一(n型)掺杂剂类型的漂移区(214)，以具有第一导电类型；与漂移区相邻并接近漂移层的表面(204)的第二区(216)。第二区掺第二(p型)掺杂剂类型，以具有第二导电类型。半导体器件还包括与第二(阱)区相邻布置的结终端扩展(JTE)(220)。JTE具有宽度Wjte且包括在第一、第二方向上被隔离且掺杂有变化浓度的第二(p型)掺杂剂类型的多个离散区(221)，以具有总体沿着远离主阻断结(230)边缘的方向减小的函数形式的第二导电类型的有效掺杂分布。宽度Wjte小于或等于一维耗尽宽度(Wdepl 1D)五倍的倍数，以及半导体器件的电荷容差大于1.0x1013/cm2。

公开(公告)号：CN104247026A

公开(公告)日：2014-12-24

申请号：CN201380020079.8

申请日：2013-04-17

申请人： 株式会社电装 ,  丰田自动车株式会社

发明人： 千田和身 ,  竹内有一 ,  副岛成雅 ,  渡边行彦

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/4236 ,  H01L21/044 ,  H01L21/0465 ,  H01L21/26513 ,  H01L21/3065 ,  H01L21/324 ,  H01L29/0623 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/66734 ,  H01L29/7813

摘要： 在碳化硅半导体装置中，在沟槽(6)的底部的角部设有p型的SiC层(7)。由此，在MOSFET截止时即使在漏极－栅极间施加电场，p型的SiC层(7)与n-型漂移层(2)之间的PN结部的耗尽层也向n-型漂移层(2)侧较大地延伸，由漏极电压的影响引起的高电压难以进入栅极绝缘膜(8)。因此，能够缓和栅极绝缘膜(8)内的电场集中，能够防止栅极绝缘膜(8)被破坏。该情况下，有时p型的SiC层(7)为浮置状态，但p型的SiC层(7)仅形成在沟槽(6)的底部的角部，与形成在沟槽(6)的整个底部区域的构造相比，形成范围较窄。因此，开关特性的劣化也较小。