-
公开(公告)号：CN103201841B
公开(公告)日：2016-06-22
申请号：CN201080069927.0
申请日：2010-11-05
申请人： 富士通株式会社
IPC分类号： H01L29/78 , H01L21/336 , H01L29/12
CPC分类号： H01L29/7827 , H01L29/0653 , H01L29/0657 , H01L29/0886 , H01L29/2003 , H01L29/267 , H01L29/402 , H01L29/407 , H01L29/41741 , H01L29/66666 , H01L29/66734 , H01L29/7813 , H01L29/7831
摘要： 本发明提供一种半导体器件，其特征在于，具有：第一导电型的第一半导体层，形成于具有导电性的半导体衬底的一侧面上；第二导电型的第二半导体层，形成于上述第一半导体层上；第一导电型的第三半导体层，形成于上述第二半导体层上；开口部，除去上述第三半导体层、上述第二半导体层及上述第一半导体层的一部分而形成；栅极绝缘膜，覆盖上述开口部的内壁；栅电极，隔着上述栅极绝缘膜形成于上述开口部内；源电极，形成于上述第三半导体层的表面；漏电极，与半导体衬底的另一侧面的对应于上述栅电极的部分相连接；第四电极，形成于半导体衬底的另一侧面上的与上述源电极相对应的部分。由此，能够在绝缘耐压高、芯片尺寸小的半导体器件中减少漏电流。
-
公开(公告)号：CN103035701B
公开(公告)日：2016-05-25
申请号：CN201210269176.8
申请日：2012-07-30
申请人： 富士通株式会社
发明人： 今田忠纮
IPC分类号： H01L29/778 , H01L29/40 , H01L21/335
CPC分类号： H01L29/0619 , H01L29/1066 , H01L29/2003 , H01L29/402 , H01L29/7787
摘要： 本发明涉及一种半导体器件及其制造方法。一种AlGaN/GaN HEMT包括：化合物半导体多层结构、与化合物半导体多层结构的表面接触的插入金属层、形成在插入金属层上的栅极绝缘膜和形成在插入金属层上方的栅极，其中栅极绝缘膜介于栅极与插入金属层之间。
-
公开(公告)号：CN102651393B
公开(公告)日：2015-09-30
申请号：CN201110452379.6
申请日：2011-12-29
申请人： 富士通株式会社
IPC分类号： H01L29/778 , H01L21/335 , H02M5/10 , H03F3/189
CPC分类号： H01L29/7787 , H01L29/0619 , H01L29/2003 , H01L29/205 , H01L29/4236 , H01L29/66462 , H01L2224/0603 , H01L2224/48247 , H01L2224/48472 , H01L2924/181 , H03F1/3247 , H03F1/523 , H03F3/189 , H03F3/24 , H03F2200/204 , H03F2200/426 , H03F2200/444 , H03F2200/451 , H01L2924/00 , H01L2924/00012
摘要： 栅电极形成为将电极材料包埋在用于电极的凹陷中，所述凹陷通过栅极绝缘膜形成在堆叠化合物半导体结构中，并且也通过将电极材料包埋在用于电极的凹陷中来形成与堆叠化合物半导体结构肖特基接触的场板电极，所述凹陷已经形成在堆叠化合物半导体结构中使得场板电极至少在用于电极的凹陷的底面上与堆叠化合物半导体结构直接接触。
-
公开(公告)号：CN102651334B
公开(公告)日：2014-12-10
申请号：CN201210028789.2
申请日：2012-02-09
申请人： 富士通株式会社
IPC分类号： H01L21/768 , H01L21/335 , H01L23/538 , H01L29/778 , H03F1/32
CPC分类号： H03F1/3247 , H01L21/4825 , H01L23/49524 , H01L23/49558 , H01L23/49562 , H01L24/36 , H01L24/40 , H01L24/84 , H01L2224/40245 , H01L2224/83801 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/0104 , H01L2924/01047 , H01L2924/01072 , H01L2924/01073 , H01L2924/01074 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/10329 , H01L2924/12032 , H01L2924/1306 , H01L2924/13064 , H01L2924/181 , H03F3/189 , H03F3/24 , H03F2200/204 , H03F2200/451 , H01L2924/00 , H01L2924/00012 , H01L2224/37099 , H01L2224/84
摘要： 本发明提供一种半导体装置、用于制造半导体装置的方法和电子电路。该用于制造半导体装置的方法包括：将包括连接导电膜的密封层放置在表面上，使得连接导电膜与半导体元件的电极和引线相接触；通过连接导电膜使所述电极与所述引线电耦接；以及通过密封层密封所述半导体元件。
-
公开(公告)号：CN103201841A
公开(公告)日：2013-07-10
申请号：CN201080069927.0
申请日：2010-11-05
申请人： 富士通株式会社
IPC分类号： H01L29/78 , H01L21/336 , H01L29/12
CPC分类号： H01L29/7827 , H01L29/0653 , H01L29/0657 , H01L29/0886 , H01L29/2003 , H01L29/267 , H01L29/402 , H01L29/407 , H01L29/41741 , H01L29/66666 , H01L29/66734 , H01L29/7813 , H01L29/7831
摘要： 本发明提供一种半导体器件，其特征在于，具有：第一导电型的第一半导体层，形成于具有导电性的半导体衬底的一侧面上；第二导电型的第二半导体层，形成于上述第一半导体层上；第一导电型的第三半导体层，形成于上述第二半导体层上；开口部，除去上述第三半导体层、上述第二半导体层及上述第一半导体层的一部分而形成；栅极绝缘膜，覆盖上述开口部的内壁；栅电极，隔着上述栅极绝缘膜形成于上述开口部内；源电极，形成于上述第三半导体层的表面；漏电极，与半导体衬底的另一侧面的对应于上述栅电极的部分相连接；第四电极，形成于半导体衬底的另一侧面上的与上述源电极相对应的部分。由此，能够在绝缘耐压高、芯片尺寸小的半导体器件中减少漏电流。
-
公开(公告)号：CN103109369A
公开(公告)日：2013-05-15
申请号：CN201080067573.6
申请日：2010-06-24
申请人： 富士通株式会社
发明人： 今田忠纮
IPC分类号： H01L27/095 , H01L21/338 , H01L29/778 , H01L29/812
CPC分类号： H01L29/7787 , H01L27/0207 , H01L27/0629 , H01L27/085 , H01L29/2003 , H01L29/205 , H01L29/41758 , H01L29/66462 , H01L29/7786 , H01L29/872
摘要： 本发明涉及半导体装置。该半导体装置中设有：具备沿基板（1）的厚度方向层叠的电子渡越层（5）以及电子供给层（6）的晶体管；在基板（1）的上方与电子渡越层（5）以及电子供给层（6）平行地形成的电子渡越层（3）；与电子渡越层（3）肖特基接合的阳极电极（12a）；以及与电子渡越层（3）欧姆接合的阴极电极（13d）。阳极电极（12a）与晶体管的源极连接，阴极电极（13d）与晶体管的漏极连接。
-
公开(公告)号：CN103035704A
公开(公告)日：2013-04-10
申请号：CN201210348134.3
申请日：2012-09-18
申请人： 富士通株式会社
发明人： 今田忠纮
IPC分类号： H01L29/778 , H01L29/06 , H01L21/335 , H02J7/00 , H03F3/193 , H02M7/217 , H02M3/335
CPC分类号： H03F1/3247 , H01L29/0692 , H01L29/2003 , H01L29/402 , H01L29/4236 , H01L29/66462 , H01L29/7781 , H01L29/7787 , H03F3/193 , H03F3/245 , H03F2200/204
摘要： 本发明涉及半导体器件及其制造方法。所述半导体器件包括第一元件结构，第一元件结构包括：第一极性的电荷供给层；第二极性的电荷沟道层，电荷沟道层形成在电荷供给层上方并且包括凹陷部分；以及在电荷沟道层上方形成在凹陷部分中的第一电极。
-
公开(公告)号：CN103035700A
公开(公告)日：2013-04-10
申请号：CN201210266879.5
申请日：2012-07-30
申请人： 富士通株式会社
发明人： 今田忠纮
IPC分类号： H01L29/778 , H01L29/06 , H01L21/335 , H01L29/861 , H01L21/329
CPC分类号： H01L29/41725 , H01L23/4824 , H01L23/49562 , H01L29/2003 , H01L29/42316 , H01L29/66462 , H01L29/7787 , H01L2224/05553 , H01L2224/05554 , H01L2224/0603 , H01L2224/32245 , H01L2224/45124 , H01L2224/48247 , H01L2224/48257 , H01L2224/48472 , H01L2224/4903 , H01L2224/73265 , H01L2924/12032 , H01L2924/181 , H01L2924/00 , H01L2924/00012
摘要： 本发明提供化合物半导体器件及其制造方法。所述化合物半导体器件包括：具有第一极性的电子传输层、形成在电子传输层上方并且具有第二极性的p型盖层以及形成在p型盖层上的并且具有第一极性的n型盖层。n型盖层包括具有不同厚度的部分。
-
公开(公告)号：CN102822950A
公开(公告)日：2012-12-12
申请号：CN201080065567.7
申请日：2010-03-19
申请人： 富士通株式会社
发明人： 今田忠纮
IPC分类号： H01L21/338 , H01L21/336 , H01L29/12 , H01L29/778 , H01L29/78 , H01L29/80 , H01L29/812 , H03F1/32
CPC分类号： H01L29/7782 , H01L21/02458 , H01L21/0254 , H01L21/0262 , H01L29/2003 , H01L29/205 , H01L29/42368 , H01L29/4238 , H01L29/517 , H01L29/518 , H01L29/66431 , H01L29/66462 , H01L29/778 , H01L29/7786 , H01L29/7788 , H01L29/7789 , H03F1/3247
摘要： 在基板（1）上层叠形成有第一GaN层（2）、第一AlGaN层（3）、第二GaN层（4）、及第三GaN层（5），在形成于该层叠体的开口（10A）的侧面形成有第二AlGaN层（6）。以填埋绝缘膜（7）的电极沟（7a）的方式形成有栅极（8），在栅极（8）和第二AlGaN层（6）之间存在的绝缘膜（7）的部分（7c）作为栅绝缘膜起作用。在栅极（8）的上方形成有源极（11），在其下方形成有漏极（12）。利用该构成，实现如下可靠性高的纵型结构的HEMT：在不发生因使用p型化合物半导体所引起的各种问题的情况下，在可获得充分的高耐压、高输出的同时，可进行常关动作，可进行微细化。
-
公开(公告)号：CN101641767A
公开(公告)日：2010-02-03
申请号：CN200780052187.8
申请日：2007-03-16
申请人： 富士通株式会社
IPC分类号： H01L21/3065 , C09D9/00 , C11D9/36 , H01L21/304
CPC分类号： C11D11/0047 , C11D3/042 , C11D3/044 , C11D3/162 , C11D3/2075 , C11D3/30 , C11D3/3742 , C11D7/08 , C11D7/265 , C11D7/3209 , H01L21/02063 , H01L21/3105 , H01L21/76807 , H01L21/76814 , H01L21/76826 , H01L24/05 , H01L2224/02166 , H01L2924/14 , H01L2924/00
摘要： 本发明使用硅系绝缘膜的蚀刻后处理剂，该蚀刻后处理剂含有：由氨系碱和胺化合物组成的组中选出的至少一种含氮物质；酸；至少含有一种硅、碳和氢而成的含硅化合物；以及，任意的表面活性剂。根据本发明，能够抑制因蚀刻引起的硅系绝缘膜介电常数的增加。
-
-
-
-
-
-
-
-
-
搜索结果
60 条记录 (耗时 0.042 秒)
