公开(公告)号：EP3293759A1

公开(公告)日：2018-03-14

申请号：EP17180882.7

申请日：2017-07-12

申请人： MediaTek Inc.

发明人： YU, Ta-Jen ,  HUNG, Yu-Sheng ,  HSU, Wen-Sung

IPC分类号： H01L23/31 ,  H01L25/10 ,  H01L23/485

CPC分类号： H01L24/17 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/561 ,  H01L21/6836 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/97 ,  H01L25/105 ,  H01L25/16 ,  H01L2224/04026 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05567 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/1146 ,  H01L2224/1147 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81024 ,  H01L2224/81191 ,  H01L2224/97 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/81

摘要： A method for fabricating a semiconductor is disclosed. A carrier substrate is provided. A redistribution layer (RDL) structure is formed on the carrier substrate. The RDL structure comprises at least a bump pad. A semiconductor die is mounted on the RDL structure. A molding compound is formed on the semiconductor die and the RDL structure. The carrier substrate is removed to reveal a plurality of solder ball pads of the RDL structure. Conductive structures are formed on the solder ball pads.

摘要翻译： 公开了一种用于制造半导体的方法。 提供载体衬底。 在载体基板上形成重新分布层（RDL）结构。 RDL结构至少包括凸块垫。 半导体管芯安装在RDL结构上。 模塑料形成在半导体管芯和RDL结构上。 移除载体衬底以露出RDL结构的多个焊球垫。 导电结构形成在焊球垫上。

公开(公告)号：EP3261115A1

公开(公告)日：2017-12-27

申请号：EP16175983.2

申请日：2016-06-23

申请人： NXP B.V.

发明人： GROENHUIS, Roelf ,  VAN GEMERT, Leo ,  KAMPHUIS, Tonny ,  GULPEN, Jan

IPC分类号： H01L21/56 ,  H01L23/48 ,  H01L23/31

CPC分类号： H01L23/49572 ,  H01L21/4825 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3142 ,  H01L23/4952 ,  H01L23/49582 ,  H01L24/13 ,  H01L24/16 ,  H01L24/48 ,  H01L24/49 ,  H01L24/81 ,  H01L24/85 ,  H01L24/96 ,  H01L2224/131 ,  H01L2224/16245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2224/81203 ,  H01L2224/81439 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/81815 ,  H01L2224/85439 ,  H01L2224/85444 ,  H01L2224/85447 ,  H01L2924/1815 ,  H01L2924/18165 ,  H01L2924/18301 ,  H01L2924/386 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/013 ,  H01L2924/01028 ,  H01L2924/01079 ,  H01L2924/01046 ,  H01L2924/00013 ,  H01L2924/00

摘要： This disclosure relates to a method of forming a chip scale semiconductor package, the method comprising: providing a carrier (100) having a cavity (102) formed therein; forming electrical contacts (104) at a base portion and sidewalls portions of the cavity (102); placing a semiconductor die (110) in the base of the cavity (102); connecting bond pads of the semiconductor die (110) to the electrical contacts (104); encapsulating the semiconductor die (110); and removing the carrier (100) to expose the electrical contacts (104), such that the electrical contacts (104) are arranged directly on the encapsulation material (114).

摘要翻译： 本公开涉及一种形成芯片尺寸半导体封装的方法，所述方法包括：提供具有在其中形成的空腔（102）的载体（100） 在所述空腔（102）的底部部分和侧壁部分形成电触点（104）; 将半导体管芯（110）放置在空腔（102）的基部中; 将半导体管芯（110）的接合焊盘连接到电触点（104）; 封装所述半导体管芯（110）; 和去除载体（100）以暴露电触点（104），使得电触点（104）直接布置在包封材料（114）上。

公开(公告)号：EP3092661A4

公开(公告)日：2017-09-27

申请号：EP15733182

申请日：2015-01-06

申请人： MC10 INC

发明人： MCMAHON NICHOLAS ,  WANG XIANYAN ,  ELOLAMPI BRIAN ,  KEEN BRYAN D ,  GARLOCK DAVID G

IPC分类号： H01L29/82 ,  H01L21/00 ,  H01L23/29 ,  H01L23/498

CPC分类号： H01L23/4985 ,  H01L21/0206 ,  H01L21/4864 ,  H01L21/561 ,  H01L21/565 ,  H01L22/20 ,  H01L23/293 ,  H01L23/296 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/49838 ,  H01L23/49894 ,  H01L23/5387 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：EP2954550B1

公开(公告)日：2017-06-28

申请号：EP14703936.6

申请日：2014-02-05

申请人： Boschman Technologies B.V.

发明人： DE BEIJER, Johannes Cornelis ,  RUTTEN, Michiel Hendrikus Antonius Wilhelmus ,  HUIZING, Ger ,  HOEDEMAKER, Mike Louis Theodoor

IPC分类号： H01L21/67 ,  B29C45/02

CPC分类号： H01L21/67126 ,  B29C45/14065 ,  B29C45/14336 ,  B29C45/14655 ,  B29C45/2628 ,  B29C45/82 ,  B29C2045/822 ,  H01L21/561 ,  H01L21/67092 ,  H01L21/67144 ,  H01L21/67253 ,  H01L22/10 ,  H01L23/3107 ,  H01L23/495 ,  H01L23/498 ,  H01L24/97

公开(公告)号：EP3154078A3

公开(公告)日：2017-05-31

申请号：EP16184667.0

申请日：2016-08-18

申请人： MediaTek Inc.

发明人： LIU, Nai-Wei ,  LIN, Tzu-Hung ,  PENG, I-Hsuan ,  HSIAO, Ching-Wen ,  HUANG, Wei-Che

IPC分类号： H01L21/56 ,  H01L21/60

CPC分类号： H01L23/544 ,  H01L21/561 ,  H01L21/568 ,  H01L23/562 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/29016 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/9222 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1436 ,  H01L2924/3511 ,  H01L2924/3512 ,  H01L2924/35121 ,  H01L2924/37001

摘要： A semiconductor package structure is provided. The structure includes a molding compound (100) having a dicing lane region (L). A semiconductor die (200) is disposed in the molding compound and surrounded by the dicing lane region. The semiconductor die has a first surface (200a) and a second surface (200b) opposite thereto, and the first and second surfaces are exposed from the molding compound. The structure further includes a redistribution layer (RDL) structure (102) disposed on the first surface of the semiconductor die and covering the molding compound. The RDL structure includes a photosensitive material (102a) and has an opening (103) aligned with the dicing lane region.

摘要翻译： 提供了一种半导体封装结构。 该结构包括具有切割道区域（L）的模塑料（100）。 半导体管芯（200）设置在模塑料中并被切割线区域包围。 半导体管芯具有第一表面（200a）和与其相对的第二表面（200b），并且第一和第二表面从模塑料露出。 该结构还包括布置在半导体管芯的第一表面上并覆盖模塑料的再分布层（RDL）结构（102）。 RDL结构包括光敏材料（102a）并具有与切割道区域对齐的开口（103）。

公开(公告)号：EP3168870A1

公开(公告)日：2017-05-17

申请号：EP15194136.6

申请日：2015-11-11

申请人： Nexperia B.V.

发明人： Leung, Chi Ho ,  Umali, Pompeo V ,  Yeung, Shun Tik ,  Lam, Wai (Kan Wae)

IPC分类号： H01L23/485 ,  H01L23/31

CPC分类号： H01L24/05 ,  H01L21/561 ,  H01L21/78 ,  H01L23/3121 ,  H01L23/3185 ,  H01L23/481 ,  H01L23/562 ,  H01L24/03 ,  H01L25/0657 ,  H01L2224/03011 ,  H01L2224/03013 ,  H01L2224/03424 ,  H01L2224/03464 ,  H01L2224/036 ,  H01L2224/039 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05091 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05548 ,  H01L2224/05564 ,  H01L2224/05568 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73253 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2224/29099 ,  H01L2924/014 ,  H01L2224/03 ,  H01L2924/013

摘要： A semiconductor device and a method of making the same. The device includes a semiconductor substrate having a major surface, one or more contacts located on the major surface and an encapsulant covering at least the major surface. A peripheral edge of each contact defines a contact area on the major surface. The device also includes one or more bond pads located outside the encapsulant. Each bond pad is electrically connected to a respective contact located on the major surface of the substrate by a respective metal filled via that passes through the encapsulant. A sidewall of each respective metal filled via, at the point at which it meets the respective contact, falls inside the contact area defined by the respective contact when viewed from above the major surface of the substrate, whereby none of the metal filling each respective via extends outside the contact area of each respective contact.

摘要翻译： 一种半导体器件及其制造方法。 该器件包括具有主表面，位于主表面上的一个或多个触点以及至少覆盖主表面的密封剂的半导体衬底。 每个触点的外围边缘限定主表面上的接触区域。 该装置还包括位于密封剂外部的一个或多个接合垫。 每个接合焊盘通过穿过密封剂的相应的金属填充通孔电连接到位于衬底的主表面上的相应触点。 当从基板的主表面上方观察时，每个相应金属填充通孔的侧壁在与相应触点相遇的点处落入由相应触点限定的接触区域内，由此没有填充每个相应通孔的金属 延伸到每个相应触点的接触区域之外。

公开(公告)号：EP3154078A2

公开(公告)日：2017-04-12

申请号：EP16184667.0

申请日：2016-08-18

申请人： MediaTek Inc.

发明人： LIU, Nai-Wei ,  LIN, Tzu-Hung ,  PENG, I-Hsuan ,  HSIAO, Ching-Wen ,  HUANG, Wei-Che

IPC分类号： H01L21/56

CPC分类号： H01L23/544 ,  H01L21/561 ,  H01L21/568 ,  H01L23/562 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/29016 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/9222 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1436 ,  H01L2924/3511 ,  H01L2924/3512 ,  H01L2924/35121 ,  H01L2924/37001

摘要： A semiconductor package structure is provided. The structure includes a molding compound (100) having a dicing lane region (L). A semiconductor die (200) is disposed in the molding compound and surrounded by the dicing lane region. The semiconductor die has a first surface (200a) and a second surface (200b) opposite thereto, and the first and second surfaces are exposed from the molding compound. The structure further includes a redistribution layer (RDL) structure (102) disposed on the first surface of the semiconductor die and covering the molding compound. The RDL structure includes a photosensitive material (102a) and has an opening (103) aligned with the dicing lane region.

公开(公告)号：EP3152781A2

公开(公告)日：2017-04-12

申请号：EP15803526.1

申请日：2015-06-06

申请人： Rohinni, LLC ,  Huska, Andrew P. ,  Peterson, Cody G. ,  Christie, Kasey ,  Adams, Clinton ,  Ozias, Orin

发明人： HUSKA, Andrew ,  PETERSON, Cody ,  CHRISTIE, Kasey ,  ADAMS, Clint ,  OZIAS, Orin

IPC分类号： H01L21/50 ,  H01L25/03

CPC分类号： H01L21/50 ,  H01L21/561 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3121 ,  H01L24/24 ,  H01L24/76 ,  H01L24/82 ,  H01L25/03 ,  H01L2221/68327 ,  H01L2221/68354

摘要： An apparatus includes a carrier-to-circuit transfer mechanism that is configured to obtain one or more unpackaged semiconductor devices on a carrier substratum and directly transfer the one or more unpackaged semiconductor devices from the carrier substratum to a circuit assembly. The apparatus further includes an in-situ packager that is configured to in-situ package the one or more transferred devices by interconnecting each semiconductor device of the one or more transferred devices to conductive links of the circuit assembly and applying a coating material to the one or more transferred devices.

摘要翻译： 这里描述了与集成有半导体器件的电路的有效和有效的制造电子产品（例如，移动设备，计算机等）相关的技术。 如本文所述，新的制造方法在制造期间将未封装的半导体器件（即，裸片）合并到电子产品的电路中。 这是使用直接的载波到电路模转移方法完成的。 此外，将模具和/或其相关电路封装就地（即，“原位包装”）。 提交本摘要的理解是，它不会用于解释或限制权利要求的范围或含义。

公开(公告)号：EP3133643A2

公开(公告)日：2017-02-22

申请号：EP16002031.9

申请日：2016-01-12

申请人： Micronas GmbH

发明人： Heberle, Klaus ,  Franke, Jörg ,  Leneke, Thomas

IPC分类号： H01L23/495 ,  H01L23/31

CPC分类号： H01L23/49827 ,  H01L21/561 ,  H01L23/24 ,  H01L23/3107 ,  H01L23/3121 ,  H01L23/49541 ,  H01L23/49838 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/8184 ,  H01L2224/83 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15156 ,  H01L2924/15313 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/00012 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2224/32245 ,  H01L2924/00 ,  H01L2224/85399 ,  H01L2224/05599

摘要： IC-Gehäuse mit einem Halbleiterkörper, wobei der Halbleiterkörper eine monolithisch integrierte Schaltung und wenigstens zwei metallische Kontaktflächen aufweist und die integrierte Schaltung mittels Leiterbahnen mit den beiden elektrischen Kontaktflächen verschaltet ist und der Halbleiterkörper auf einem mehrstückigen und aus Metall ausgebildeten Trägersubstrat angeordnet und mit dem Trägersubstrat kraftschlüssig verbunden ist und das Trägersubstrat wenigstens zwei Anschlusskontakte aufweist und die beiden Anschlusskontakte mit den beiden Kontaktflächen verschaltet sind und der Halbleiterkörper und zumindest ein Teil einer Oberseite und einer Unterseite des Trägersubstrat mit einer Vergussmasse bedeckt sind, wobei die Vergussmasse einen Teil des IC Gehäuse ausbildet und jeweils ein Abschnitt der beiden Anschlusskontakte das IC Gehäuse durchdringt, wobei die beiden Anschlusskontakte auf dem Trägersubstrat angeordnet sind und jeder Anschlusskontakte und das unterhalb des jeweiligen Anschlusskontakte liegende Trägersubstrat eine lochartige Ausformung aufweisen, wobei die jeweilige lochartige Ausformung als Durchkontaktierung ausgebildet ist, um eine elektrische Verbindung mit einem weiteren elektrischen Bauteil bereitzustellen, wobei die beiden Anschlusskontakte jeweils auf unterschiedlichen Teilstücken des Trägersubstrats angeordnet sind.

摘要翻译： 具有半导体本体的IC封装，该半导体主体包括一单片集成电路和至少两个金属接触区和所述集成电路经由导体轨迹的两个电接触表面和在多片半导体本体连接并布置金属支承基板形成，并配合地连接到载体基板 被连接和载体基板包括至少两个端子和两个端子与所述两个接触表面和所述半导体本体和至少一个顶部的一部分，并与覆盖有密封化合物灌封化合物的载体衬底的底部连接形成IC封装，并且每个的一部分 两个连接触点的一部分穿透所述IC封装，其特征在于，所述两个连接触点被布置在载体衬底，并且每个终端接触部和下面德上 小号相应连接触点位于具有孔状的形状支撑基板，与相应的孔状的凹部被形成为通过提供与另一电气元件，其中的两个端子分别布置在所述载体基片的不同部分的电连接。

公开(公告)号：EP3121849A3

公开(公告)日：2017-02-01

申请号：EP16180307.7

申请日：2016-07-20

申请人： NXP B.V.

发明人： Van Gemert, Leo ,  Kamphuis, Tonny ,  Van Der Meulen, Rintje ,  Israel, Emil

IPC分类号： H01L23/433 ,  H01L23/495 ,  H01L21/48

CPC分类号： H01L23/49568 ,  H01L21/4821 ,  H01L21/4882 ,  H01L21/561 ,  H01L21/565 ,  H01L21/78 ,  H01L23/3107 ,  H01L23/3157 ,  H01L23/3675 ,  H01L23/4334 ,  H01L23/49503 ,  H01L23/49513 ,  H01L23/49541 ,  H01L23/49548 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/97 ,  H01L2224/32245 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/838 ,  H01L2224/83801 ,  H01L2224/83805 ,  H01L2224/8384 ,  H01L2224/92247 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2924/20752

摘要： Consistent with an example embodiment, there is a method for preparing an integrated circuit (IC) device having enhanced heat dissipation. The method comprises providing a lead frame array, of a first thickness, with a plurality of die placement areas each die placement area with bond pad landings, the bond bad landings situated about a die placement area on one or multiple sides, the bond pad landings having upper surfaces and opposite lower surfaces, placing a heat sink assembly of a second thickness, having at least two mounting tabs of the first thickness, in each die placement area and attaching the at least two mounting tabs onto corresponding bond pad landings serving as anchor pads, die bonding a device die on the heat sink device assembly, conductively bonding device die bond pads to corresponding bond pad landings, and encapsulating the wire bonded device die, heat sink assembly and lead frame array in a molding compound.

摘要翻译： 根据示例实施例，存在一种用于制备具有增强散热的集成电路（IC）器件的方法。 该方法包括提供具有第一厚度的引线框架阵列，其具有多个裸片放置区域，每个裸片放置区域具有接合焊盘着陆，所述接合不良着落位于一个或多个侧面上的裸片放置区域周围，所述接合焊盘着陆 具有上表面和相对的下表面，将具有第一厚度的至少两个安装突出部的第二厚度的散热器组件放置在每个模具放置区域中，并将所述至少两个安装突出部连接到相应的接合垫平台上， 在散热装置组件上芯片接合器件管芯，将器件管芯接合焊盘导电地接合到对应的接合焊盘接合，以及将引线接合的器件管芯，散热器组件和引线框架阵列封装在模制化合物中。