公开(公告)号：JP5417505B2

公开(公告)日：2014-02-19

申请号：JP2012193144

申请日：2012-09-03

Applicant: 株式会社東芝 ,  東芝マテリアル株式会社

Inventor： 美保 中村 ,  悦幸 福田

IPC: H01L21/52 ,  H01L23/14 ,  H05K1/09

CPC classification number: H05K3/24 ,  H01L23/498 ,  H01L2224/73257 ,  H01L2924/10253 ,  H05K1/0306 ,  H05K1/09 ,  H05K3/3457 ,  Y10T29/49165 ,  H01L2924/00

公开(公告)号：JP4783484B2

公开(公告)日：2011-09-28

申请号：JP2000019278

申请日：2000-01-27

Applicant: ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー.

Inventor： ジェームズ・エル・マーティン ,  マイケル・ピー・トーベン ,  康夫 太田 ,  治樹 榎本 ,  靖史 滝沢

IPC: C23C18/44 ,  H05K3/18 ,  C23C18/16 ,  H05K3/24

CPC classification number: H05K3/244 ,  C23C18/44 ,  H05K3/24

公开(公告)号：JP4094074B2

公开(公告)日：2008-06-04

申请号：JP6663896

申请日：1996-03-22

Applicant: 株式会社ルネサステクノロジ

Inventor： 智明 下石 ,  邦宏 坪崎 ,  一郎 安生 ,  忠一 宮崎 ,  良輔 木本 ,  正訓 柴本 ,  英樹 田中 ,  雪治 秋山 ,  邦彦 西 ,  朝雄 西村

IPC: H01L21/60 ,  H05K1/18 ,  H01L23/12 ,  H05K3/24 ,  H05K3/40

CPC classification number: H01L2224/50 ,  H05K3/24 ,  H05K3/4007

公开(公告)号：JP4054633B2

公开(公告)日：2008-02-27

申请号：JP2002238860

申请日：2002-08-20

Applicant: シャープ株式会社

Inventor： 淳人 村井

IPC: G02F1/1333 ,  G02F1/1345 ,  G02F1/1362 ,  G02F1/1368 ,  H05K1/11 ,  H05K3/24

CPC classification number: G02F1/13458 ,  G02F1/1345 ,  H05K1/117 ,  H05K3/24 ,  H05K2201/09436

公开(公告)号：JP2007243032A

公开(公告)日：2007-09-20

申请号：JP2006065986

申请日：2006-03-10

Applicant: Seiko Epson Corp ,  セイコーエプソン株式会社

Inventor： FURUHATA HIDEMICHI ,  KIMURA SATOSHI ,  KANEDA TOSHIHIKO ,  KIJIMA TAKESHI

IPC: H05K3/18

CPC classification number: H05K3/184 ,  C23C18/1608 ,  C23C18/1651 ,  C23C18/1692 ,  C23C18/1879 ,  C23C18/30 ,  C23C18/31 ,  C23C18/36 ,  H05K3/24 ,  H05K2203/0565 ,  H05K2203/072 ,  H05K2203/088 ,  H05K2203/1476

Abstract: PROBLEM TO BE SOLVED: To provide a method of manufacturing a wiring substrate by which high-density wiring can be formed with high accuracy without using a plated resist.
SOLUTION: The method is used to manufacture a wiring substrate by a nonelectrolytic plating method which can precipitate metal without using the plated resist, and it includes a step (a) to form a catalyst layer in a specified pattern on a substrate, a step (b) to form a first metal layer by immersing the substrate in a nonelectrolytic plating liquid to precipitate metal on the catalyst layer, a step (c) to expose the upper surface of the substrate in steam, and a step (d) to form a second metal layer by immersing the substrate in the nonelectrolytic plating liquid to further precipitate metal on the first metal layer.
COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供一种制造可以高精度地形成高密度布线的布线基板的方法，而不使用电镀抗蚀剂。 解决方案：该方法用于通过非电解电镀方法制造布线基板，该方法可以在不使用电镀抗蚀剂的情况下沉淀金属，并且包括在基板上形成规定图案的催化剂层的工序（a） 步骤（b）通过将基板浸渍在非电解电镀液中以在催化剂层上沉淀金属而形成第一金属层，步骤（c）以蒸汽暴露基板的上表面，以及步骤（d） 通过将基板浸入非电解电镀液中以进一步在第一金属层上沉淀金属来形成第二金属层。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP2006524750A

公开(公告)日：2006-11-02

申请号：JP2006513188

申请日：2004-04-21

Applicant: タッチセンサー テクノロジーズ,エルエルシー

Inventor： コールドウェル、デビッド、ダブリュー． ,  テイラー、マイケル、ジョン ,  マーシャル、マイケル、エル．

IPC: C23F1/00 ,  C04B41/91 ,  C23C14/56 ,  G06F3/023 ,  G06F3/033 ,  H01L31/0232 ,  H05K1/00 ,  H05K1/02 ,  H05K1/09 ,  H05K3/06 ,  H05K3/24

CPC classification number: C23C14/562 ,  G06F2203/04113 ,  H01L31/0232 ,  H05K1/02 ,  H05K1/0393 ,  H05K3/06 ,  H05K3/24 ,  H05K2201/0108 ,  H05K2201/0326 ,  H05K2203/0361 ,  H05K2203/1545 ,  Y10T29/49117 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165

Abstract: A layer of transparent conductive material is disposed on a surface of a substrate. Further layers of conductive material are deposited on the layer of transparent conductive material or on an opposite surface of the substrate. The layers are selectively etched to yield a layout of pads for mounting electrical components and conductive traces forming an electrical circuit.

公开(公告)号：JP2006080424A

公开(公告)日：2006-03-23

申请号：JP2004265105

申请日：2004-09-13

Applicant: Matsushita Electric Ind Co Ltd ,  松下電器産業株式会社

Inventor： SUGAWA TOSHIO ,  HIGASHIYA HIDEKI ,  MISAKI TAKUMI

IPC: H05K3/24 ,  H05K3/06 ,  H05K3/38

CPC classification number: H05K1/0242 ,  H05K1/0237 ,  H05K3/108 ,  H05K3/181 ,  H05K3/24 ,  H05K3/381 ,  H05K3/383 ,  H05K3/384 ,  H05K3/4069 ,  H05K2201/0338 ,  H05K2201/0355 ,  H05K2201/098 ,  H05K2203/0307 ,  H05K2203/0392 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49133

Abstract: PROBLEM TO BE SOLVED: To cause an unevenness not to be formed in the passing direction of the electric signal of a wiring, and to increase a surface area in section without changing the distance of the wiring, whereby an insulating board is adhered to a first conductive layer with no clearance to enhance an adhering force. SOLUTION: The wiring board is formed with a first conductive layer 7 and a second conductive layer 9 on an insulating board 1. In the section of a boundary between the first conductive layer 7 and the second conductive layer 9, at least the surface of the first conductive layer 7 is smaller than a side coming into contact with the insulating board 1, and a third conductive layer 11 is formed so as to coat surfaces of the first and second conductive layers. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：为了在布线的电信号的通过方向上不形成不均匀性，并且在不改变布线的距离的情况下增加截面的表面积，从而绝缘板被粘附 到没有间隙的第一导电层以增强附着力。 解决方案：布线板在绝缘板1上形成有第一导电层7和第二导电层9.在第一导电层7和第二导电层9之间的边界部分中，至少 第一导电层7的表面小于与绝缘板1接触的一面，并且形成第三导电层11以便涂覆第一和第二导电层的表面。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：JP3528924B2

公开(公告)日：2004-05-24

申请号：JP2724393

申请日：1993-01-22

Applicant: ソニー株式会社

Inventor： 正美 石井

IPC: H05K1/11 ,  H05K1/09 ,  H05K3/24 ,  H05K3/40 ,  H05K3/42 ,  H05K3/46

CPC classification number: H05K1/095 ,  H05K3/24 ,  H05K3/4069 ,  H05K3/423 ,  H05K3/46

公开(公告)号：JP2003068922A

公开(公告)日：2003-03-07

申请号：JP2001252658

申请日：2001-08-23

Applicant: Texas Instr Japan Ltd ,  日本テキサス・インスツルメンツ株式会社

Inventor： YOSHINO MAKOTO ,  SAKAMOTO KUNIO ,  MURATA KENSHIYOU

IPC: H01L23/12 ,  H01L21/58 ,  H01L23/31 ,  H01L23/498 ,  H05K3/24

CPC classification number: H01L24/83 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49838 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/97 ,  H01L2221/68331 ,  H01L2224/05599 ,  H01L2224/29012 ,  H01L2224/29101 ,  H01L2224/30131 ,  H01L2224/30133 ,  H01L2224/32014 ,  H01L2224/32057 ,  H01L2224/32225 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/83194 ,  H01L2224/8385 ,  H01L2224/85399 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3511 ,  H05K3/24 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2224/92247 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

Abstract: PROBLEM TO BE SOLVED: To reduce warp of a substrate which is caused by curing contraction or the like of an insulating pattern, while the insulating pattern is formed on the substrate so as to be interposed between a semiconductor chip and a conductor pattern.
SOLUTION: This substrate is provided with a flexible substrate 11 (insulating film 16) having a chip mounting region for mounting the semiconductor chip on a surface via adhesive agent, a conductor pattern 20 which is formed on the surface of the substrate 11 and electrically connected with the semiconductor chip in a region outside the chip mounting region, and the insulating pattern 21 formed on the surface of the substrate 11 so as to be interposed between the semiconductor chip and the conductor pattern 20. The insulating pattern 21 is partially formed in the chip mounting region.
COPYRIGHT: (C)2003,JPO

Abstract translation: 要解决的问题：在绝缘图案形成在基板上以便插入在半导体芯片和导体图案之间的同时，减少由绝缘图案的固化收缩等引起的基板的翘曲。 解决方案：该基板设置有具有用于通过粘合剂将半导体芯片安装在表面上的芯片安装区域的柔性基板11（绝缘膜16），形成在基板11的表面上并电连接的导体图案20 半导体芯片在芯片安装区域外的区域中，绝缘图案21形成在基板11的表面上，以便被插入在半导体芯片和导体图案20之间。绝缘图案21部分地形成在 芯片安装区域。

公开(公告)号：JP6414839B2

公开(公告)日：2018-10-31

申请号：JP2014088166

申请日：2014-04-22

Applicant: 日東電工株式会社

Inventor： 辻田 雄一 ,  柴田 直樹

IPC: G02B6/42 ,  H01L31/0232 ,  H05K1/02 ,  H05K3/24 ,  G02B6/122

CPC classification number: G02B6/428 ,  G02B6/122 ,  G02B6/13 ,  G02B6/4214 ,  G02B6/4281 ,  G02B6/4283 ,  G02B6/43 ,  H05K1/0274 ,  H05K1/0281 ,  H05K1/181 ,  H05K3/10 ,  H05K3/24 ,  H05K3/301 ,  H05K2201/10121 ,  H05K2201/2009