公开(公告)号：JP6036513B2

公开(公告)日：2016-11-30

申请号：JP2013088314

申请日：2013-04-19

Applicant: 株式会社デンソー

Inventor： 安藤 公彰 ,  稲吉 君信 ,  竹内 哲一 ,  牧野 直人 ,  末吉 哲也 ,  加藤 謙一 ,  西尾 敬介

IPC: H01L21/60 ,  H05K3/34 ,  H05K3/46

CPC classification number: H05K5/0013 ,  H01L23/49838 ,  H05K1/0213 ,  H05K1/0298 ,  H05K1/113 ,  H05K1/181 ,  H05K3/3436 ,  H05K3/3452 ,  H01L2224/16013 ,  H01L23/50 ,  H01L2924/3512 ,  H05K1/0271 ,  H05K2201/09436 ,  H05K2201/0989 ,  H05K2201/10674 ,  Y02P70/613

公开(公告)号：JP2012084567A

公开(公告)日：2012-04-26

申请号：JP2010227002

申请日：2010-10-06

Applicant: Nhk Spring Co Ltd ,  日本発條株式会社

Inventor： SASAKI HITOSHI ,  YUKIMASA TARO ,  NAGAOKA EIKI ,  DAITO YASUNOBU

IPC: H05K1/02 ,  H05K1/05 ,  H05K3/28

CPC classification number: H05K1/02 ,  H05K1/05 ,  H05K3/3452 ,  H05K2201/09436 ,  H05K2201/09781 ,  H05K2201/2054

Abstract: PROBLEM TO BE SOLVED: To prevent a metal board from being rubbed by a white resist layer even when metal base circuit boards are managed in a stacked manner.SOLUTION: A metal base circuit board 1 comprises: a circuit part 7 provided on a metal board 3 via an insulation layer 5; and a white resist layer 9 including an inorganic filler which forms soldering lands 9a and 9b of an LED on the circuit part 7 so as to cover the insulation layer 5 and the circuit part 7 on the metal board 3. Dummy circuits 11a and 11b for maintaining height at a position spaced away from the circuit part 7 are formed between the white resist layer 9 and the insulation layer 5 on the metal board 3 side. On the surface of the white resist layer 9 whose height is maintained by the dummy circuits 11a and 11b, symbol patterns 13a and 13b constituting a board uppermost portion are formed of symbol ink.

Abstract translation: 解决问题：为了防止金属板被白色抗蚀剂层摩擦，即使金属基底电路板以堆叠的方式被管理。 解决方案：金属基底电路板1包括：经由绝缘层5设置在金属板3上的电路部分7; 以及包含无机填料的白色抗蚀剂层9，其在电路部分7上形成LED的焊接区域9a和9b，以覆盖金属板3上的绝缘层5和电路部分7.虚拟电路11a和11b用于 在金属板3侧的白色抗蚀剂层9和绝缘层5之间形成有与电路部分7隔开的位置的保持高度。 在由伪电路11a和11b保持高度的白色抗蚀剂层9的表面上，构成板最上部的符号图案13a和13b由符号墨形成。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：JP2010019697A

公开(公告)日：2010-01-28

申请号：JP2008180601

申请日：2008-07-10

Applicant: Nec Electronics Corp ,  Necエレクトロニクス株式会社

Inventor： MIZOGUCHI OSAMU

IPC: G01R1/073 ,  G01R31/26 ,  H01L21/66 ,  H01R12/51

CPC classification number: H05K1/113 ,  G01R1/07378 ,  G01R3/00 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/15174 ,  H01L2924/15311 ,  H05K3/244 ,  H05K2201/09436 ,  H05K2201/096 ,  Y10T29/49155 ,  H01L2924/00 ,  H01L2224/05599

Abstract: PROBLEM TO BE SOLVED: To provide an inexpensive probe card which facilitates an alignment even though an adapter board system is employed, and can prevent deterioration of the contact between a probe and an electrode pad. SOLUTION: The adapter board 1 includes a package substrate 300 having a first surface 1a and a second surface 1b and further including a board 301 having wirings 402, 902 formed therein, pads 303, 903 formed on the first surface 1a, and pads 904, 905 formed on the second surface 1b, an insulating resin layer 305 joined to the first surface 1a, through-holes 308 formed in the positions corresponding to the pads 303, 903 in the insulating resin layer 305, vias 306 formed in the through-holes 308, and pads 307 covering the through-holes 308, wherein the pads 303 are electrically coupled to the pads 904 through the wirings 402, and the pads 307 are electrically coupled to the pads 303 through the vias 306. COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：为了提供便于对准的便宜的探针卡，即使使用适配器板系统，并且可以防止探针和电极垫之间的接触的劣化。 适配器板1包括具有第一表面1a和第二表面1b的封装基板300，并且还包括形成在其中的布线402,902的板301，形成在第一表面1a上的焊盘303,903以及 形成在第二表面1b上的焊盘904,905，与第一表面1a接合的绝缘树脂层305，在与绝缘树脂层305中的焊盘303,903对应的位置形成的通孔308，形成在第二表面1a上的通孔306 通孔308和覆盖通孔308的焊盘307，其中焊盘303通过布线402电耦合到焊盘904，并且焊盘307通过通孔306电耦合到焊盘303。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP4404139B2

公开(公告)日：2010-01-27

申请号：JP2007507605

申请日：2006-10-11

Applicant: 株式会社村田製作所

Inventor： 真宏 木村 ,  善史 齋藤

IPC: H01L23/12 ,  H01L23/13 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H05K1/141 ,  H01L23/15 ,  H01L23/24 ,  H01L23/3121 ,  H01L23/49811 ,  H01L23/49822 ,  H01L24/48 ,  H01L25/165 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01012 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H05K1/0306 ,  H05K1/183 ,  H05K3/284 ,  H05K3/368 ,  H05K3/4007 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/0367 ,  H05K2201/09436 ,  H05K2201/09481 ,  H05K2201/10477 ,  H05K2203/308 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

公开(公告)号：JP2009260255A

公开(公告)日：2009-11-05

申请号：JP2009001253

申请日：2009-01-07

Applicant: Panasonic Corp ,  パナソニック株式会社

Inventor： HAGIWARA KIYOMI

IPC: H01L23/12 ,  H01L21/60 ,  H05K3/34 ,  H05K3/46

CPC classification number: H05K1/113 ,  H01L21/563 ,  H01L23/498 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/0558 ,  H01L2224/05644 ,  H01L2224/0603 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/1403 ,  H01L2224/16 ,  H01L2224/16237 ,  H01L2224/1703 ,  H01L2224/17051 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/81054 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/8191 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01056 ,  H01L2924/0106 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/15787 ,  H01L2924/351 ,  H05K1/0271 ,  H05K3/3436 ,  H05K3/4602 ,  H05K3/4688 ,  H05K2201/0129 ,  H05K2201/068 ,  H05K2201/09036 ,  H05K2201/094 ,  H05K2201/09436 ,  H05K2201/09709 ,  H05K2201/10674 ,  H05K2203/063 ,  Y10T29/49155 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor device capable of suppressing the occurrence of a crack. SOLUTION: This semiconductor device 1 includes a multilayer wiring board 4 and a semiconductor chip 2 mounted on the multilayer wiring board 4. Electrode pads 3 of the semiconductor chip 2 comprise first electrode pads 3a arranged adjacently to respective corners of a rear surface 2a of the semiconductor chip 2, and second electrode pads 3b other than them. Connecting pads 5 on the multilayer wiring board 4 comprise first connecting pads 5a connected to the first electrode pads 3a through bumps 7, and second connecting pads 5b connected to the second electrode pads 3b through the bumps 7. The first connecting pads 5a are supported by a first insulating region 41 formed of a thermoplastic resin, and the second connection pads 5b are supported by a second insulating region 42 formed of a thermosetting resin. COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 解决的问题：提供能够抑制裂纹发生的半导体器件。 解决方案：该半导体器件1包括多层布线板4和安装在多层布线板4上的半导体芯片2.半导体芯片2的电极焊盘3包括与后表面的各个角相邻设置的第一电极焊盘3a 半导体芯片2的2a，以及除它们之外的第二电极焊盘3b。 多层布线板4上的连接垫5包括通过凸块7连接到第一电极焊盘3a的第一连接焊盘5a和通过凸块7连接到第二电极焊盘3b的第二连接焊盘5b。第一连接焊盘5a由 由热塑性树脂形成的第一绝缘区域41和第二连接焊盘5b由由热固性树脂形成的第二绝缘区域42支撑。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP2009218435A

公开(公告)日：2009-09-24

申请号：JP2008061638

申请日：2008-03-11

Applicant: Panasonic Corp ,  パナソニック株式会社

Inventor： UKO MASATO ,  TOKII SEIJI

IPC: H05K3/34 ,  H05K1/18

CPC classification number: H05K3/3436 ,  H01R12/523 ,  H05K1/113 ,  H05K2201/09381 ,  H05K2201/09436 ,  H05K2201/09509 ,  H05K2201/09572 ,  Y02P70/613 ,  Y10T29/49213

Abstract: PROBLEM TO BE SOLVED: To provide a printed circuit board capable of sufficiently securing connection strength and connection reliability when mounting a surface mounted device, and to provide a mounting structure of the surface mounted device using the printed circuit board. SOLUTION: A BGA package 3 as a surface mounted device has a plurality of solder balls 3a arranged in alignment and the printed circuit board 2 has a plurality of mounting pads 4 respectively corresponding to the plurality of solder balls 3a. The BGA package 3 is mounted on the printed circuit board 2 when being joined to the mounting pads 4 on the printed circuit board 2 due to melting of the solder balls 3. A recessed via hole 10 is formed in each mounting pad 4 having a circular surface shape and a part of the solder ball 3a is get into the recessed via hole 10. Wherein, a center position of the recessed via hole 10 is separated from the center O of the mounting pad 4 by a diameter dimension and more of the recessed via hole 10. COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供一种能够在安装表面安装装置时能够充分确保连接强度和连接可靠性的印刷电路板，并且提供使用印刷电路板的表面安装装置的安装结构。 解决方案：作为表面安装器件的BGA封装3具有排列成对准的多个焊球3a，并且印刷电路板2具有分别对应于多个焊球3a的多个安装焊盘4。 BGA封装3由于焊锡球3的熔化而被接合到印刷电路板2上的安装焊盘4而安装在印刷电路板2上。在每个安装焊盘4中形成有凹形的通孔10， 表面形状和焊球3a的一部分进入凹入的通孔10.其中凹入的通孔10的中心位置与安装焊盘4的中心O分开直径尺寸，并且更多的凹陷 通孔10.版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2009528677A

公开(公告)日：2009-08-06

申请号：JP2008556402

申请日：2007-02-22

Applicant: エドワーズ ライフサイエンシーズ コーポレイションEdwards Lifesciences Corporation

Inventor： ケニス エム． キュリー，

IPC: H05K3/24 ,  H05K1/02 ,  H05K1/11 ,  H05K3/14

CPC classification number: H05K3/247 ,  A61B5/1486 ,  A61B2562/125 ,  A61N1/05 ,  G01N27/3271 ,  H01L2924/0002 ,  H05K1/118 ,  H05K3/28 ,  H05K3/4664 ,  H05K2201/035 ,  H05K2201/09436 ,  H05K2203/0574 ,  Y10T29/4916 ,  H01L2924/00

Abstract: 第１の物質からなる電極（１２０）を有するフレックス回路（１００）を提供するステップと、第１のマスク（２００）を該フレックス回路の上に提供するステップとを含む、活性電極（１０）を作製する方法であって、該第１のマスクは、オフセット領域（３０５）と、該電極を露出する開口部（２２０）とを有する。 また、本方法は、第２の物質（３００）を該オフセット領域および該開口部の上に蒸着するステップを含み、該第２の物質は、該第１の物質とは異なり、第２のマスク（４００）を該第２の物質上に提供し、該第２のマスクは、オフセット領域の上にある該第２の物質の一部の上に開口部（４０５）を有する。

公开(公告)号：JP2009031362A

公开(公告)日：2009-02-12

申请号：JP2007192477

申请日：2007-07-24

Applicant: Mitsubishi Electric Corp ,  三菱電機株式会社

Inventor： HASHIGUCHI TAKASHI

IPC: G02F1/1345 ,  G02F1/1368

CPC classification number: H05K3/3452 ,  H05K1/112 ,  H05K3/323 ,  H05K2201/0191 ,  H05K2201/09436 ,  H05K2201/09509 ,  H05K2201/09709 ,  H05K2203/0577 ,  H05K2203/0588

Abstract: PROBLEM TO BE SOLVED: To provide a wiring board capable of extending the allowable error range of alignment accuracy in the package of a packaging terminal and an external circuit, to provide its manufacturing method, and to provide a display device. SOLUTION: The wiring board includes a plurality of wiring lines 2a provided on a board 1 and a plurality of packaging terminals 6 respectively provided on the plurality of wiring lines 2a and forming a plurality of rows in a zigzag shape. The packaging terminal 6 includes a first conductive film 2 of the same layer as the wiring line 2a, an insulating film 4 covering the wiring line 2a and the first conductive film 2 and having an aperture part 5 on the first conductive film 2 and an upper layer conductive film 7 electrically connected to the first conductive film via the aperture part 5. The insulating film 4 has a thick film part provided outside the region where the plurality of packaging terminals 6 forming the plurality of rows in the zigzag shape are provided and a thin film part 5a provided in a region adjacent to the aperture part 5 in the row direction in the zigzag shape and having film thickness thinner than that of the thick film part. COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 解决方案：提供能够延长封装端子和外部电路的封装中的对准精度的允许误差范围的布线板，以提供其制造方法，并提供显示装置。 解决方案：布线板包括设置在板1上的多个布线2a和分别设置在多条布线2a上并形成Z字形的多行的多个封装端子6。 封装端子6包括与布线2a相同层的第一导电膜2，覆盖布线2a和第一导电膜2并且在第一导电膜2上具有孔部5的绝缘膜4， 层状导电膜7经由开口部5电连接到第一导电膜。绝缘膜4具有设置在形成为锯齿形状的多个行的多个封装端子6的区域的外侧的厚膜部， 薄壁部分5a设置在Z形形状的行方向上与孔部5相邻的区域中，并且具有比厚膜部分薄的膜厚度。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP2008517475A

公开(公告)日：2008-05-22

申请号：JP2007537448

申请日：2005-10-18

Applicant: コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ

Inventor： ヴァン ヴェーン ニコラス

IPC: H01L21/60

CPC classification number: H05K3/3436 ,  H01L21/563 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05555 ,  H01L2224/05599 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/1411 ,  H01L2224/16 ,  H01L2224/81191 ,  H01L2224/81801 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01041 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H05K2201/09436 ,  H05K2201/09745 ,  Y02P70/613

Abstract: 第１金属接点パッド（１３ａ〜１３ｄ）を有する第１基板（１０）を提供するものであり、第１接点パッド（１３ａ〜１３ｄ）は第２基板（２０）上の第２接点パッド（２３ａ〜２３ｄ）とはんだ付けされるものである。 本発明によれば、前記第１基板の第１表面に対する、前記第１接点パッド（１３ａ〜１３ｄ）の最大平面伸張長さ（Ｄｉｎ）が２０μｍを超えないようにする。 このように、第１基板（１０）及び第２基板（２０）が互いにはんだ付けされると、０またはほぼ０のスタンドオフ距離Ｘｉｎを達成することができる。 この方法は例えば、「アンダーバンプメタライゼーション（ＵＢＭ）」及び、「はんだ浸漬バンピング（ＩＳＢ）」が、前記第１基板（１０）の製造に用いられるフリップチップ技術に適用することができる。

Abstract translation: 公开了具有第一金属接触焊盘（13a..13d）的衬底（10），第二衬底（20）上的第一接触焊盘（13a..13d）和第二接触焊盘（23a ... 23d）将被焊接 一起。 根据本发明，所述第一接触焊盘（13a..13d）相对于所述第一表面的最大平面延伸（Din）不超过20μm。 因此，当将第一基板（10）和第二基板（20）焊接在一起时，可以实现零或几乎为零的支架。 例如，该方法适用于倒装芯片技术，其中优选地使用“欠灌注金属化”，简称为UBM，以及“浸没焊料凸起”，简称为ISB，用于制造所述衬底（10）。

公开(公告)号：JP2006227616A

公开(公告)日：2006-08-31

申请号：JP2006034435

申请日：2006-02-10

Applicant: Samsung Electronics Co Ltd ,  三星電子株式会社Samsung Electronics Co.,Ltd.

Inventor： JUNG JIN-GOO ,  RYU SHUNKI ,  KIM CHUL-HO ,  PARK KYUNG-MIN ,  KIM IL-GON

IPC: G09F9/30 ,  G02F1/1345 ,  G02F1/1368 ,  G09F9/00

CPC classification number: G02F1/136227 ,  G02F1/13458 ,  G02F2001/13456 ,  H05K1/117 ,  H05K3/323 ,  H05K3/361 ,  H05K2201/09436 ,  H05K2201/09472

Abstract: PROBLEM TO BE SOLVED: To disclose a display apparatus capable of improving production yield and to disclose a method of manufacturing the same. SOLUTION: The display apparatus includes a display panel having signal lines and an insulating layer, and a signal generator electrically connected to the signal lines and adhering to the display panel via an electrically conductive adhesive member. The signal lines include pads formed at ends thereof, respectively. The insulating layer is partially removed so that the electrically conductive adhesive member is stably adhered to the display panel between the two mutually adjacent pads to reduce a step-difference between an area in which the pads are formed and an area in which the pads are not formed. Thus, the display apparatus may enhance the coupling force between the signal generator and the display panel and the display apparatus improves the production yield. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：公开能够提高生产率的显示装置并公开其制造方法。 解决方案：显示装置包括具有信号线和绝缘层的显示面板，以及与信号线电连接并通过导电性粘接部件粘接在显示面板上的信号发生器。 信号线分别包括在其端部形成的焊盘。 绝缘层被部分地去除，使得导电粘合剂构件稳定地粘附到两个相互邻近的垫之间的显示面板上，以减小在其中形成垫的区域和垫不在其中的区域之间的阶差 形成。 因此，显示装置可以增强信号发生器和显示面板之间的耦合力，并且显示装置提高了产量。 版权所有（C）2006，JPO＆NCIPI