ESD保護構造付き半導体デバイス

    公开(公告)号:JP2017517884A

    公开(公告)日:2017-06-29

    申请号:JP2016566262

    申请日:2015-05-04

    摘要: 本発明はESD保護構造付き半導体デバイスに関するものである。前記半導体デバイスは耐高電圧パワーデバイス101を含み、前記ESD保護構造はNMOSトランジスタ102であり、前記NMOSトランジスタのドレインと前記パワーデバイスのソースは共用化されソース・ドレイン共用構造107を構成する。前記パワーデバイス101の基板の引出し区域と、NMOSトランジスタの基板の引出し区域と、NMOSトランジスタのソース106とは一体に接続されるとともに接地線として引き出される。本発明において、NMOSトランジスタのドレインとパワーデバイスのソースとが共用化されるので、ESD保護構造が追加されてもデバイスの面積が多く増加しない。かつ高電圧パワーデバイスのソースの低いholding電圧を獲得することができるので、ゲートの酸化を保護し、ソースの安定性を向上させることができる。【選択図】図2

    半導体パッケージのEMIシールド処理工法
    6.
    发明专利
    半導体パッケージのEMIシールド処理工法 有权
    半导体封装的EMI屏蔽处理方法

    公开(公告)号:JP2017505993A

    公开(公告)日:2017-02-23

    申请号:JP2016548238

    申请日:2015-04-15

    IPC分类号: H01L23/00

    摘要: 【課題】半導体パッケージのEMIシールド処理工法を提供すること。【解決手段】本発明に係る半導体パッケージのEMIシールド処理工法は、フレームの下面にテープの縁部を付着させて前記フレームの内周に前記テープを形成するテープ付着段階と、前記テープにホールを一定の間隔で形成するテープカッティング段階と、半導体パッケージの下面に形成されたバンプが前記テープのホールに挿入されるように、前記半導体パッケージの下面縁部を前記テープの上面に配置して前記半導体パッケージを前記テープの上面に一定の間隔で接着設置する半導体パッケージ接着設置段階と、前記テープの上部でコーティング作業を施して、前記テープの上面に接着された前記半導体パッケージおよび前記テープの上面をコーティング処理するコーティング段階とを含んでなり、前記半導体パッケージの下面を除いた5面のコーティングがなされることを特徴とする。【選択図】図1

    摘要翻译: 本发明的一个目的是提供一种半导体封装的EMI屏蔽处理方法。 根据本发明的半导体封装的电磁干扰屏蔽的方法包括磁带由磁带的边缘附着到形成所述磁带上的框架的内周上,在带中的孔安装工序到所述框架的下表面 带切断以规则的间隔形成,所形成的半导体封装件的下表面上突起被插入到磁带,这个地方的孔在带半导体的上表面的半导体封装的下表面的边缘 涂布用于粘结所述包等间隔配置于带的上表面上的半导体封装接合安装相位在带的上部经受涂布操作中,半导体封装件的上表面和胶带粘结到带的上表面 它包括治疗,五个表面除了半导体封装的下表面的涂布工序 其中,所述涂层由。 点域1