利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

41 条记录 (耗时 0.018 秒)

    Systems and methods for detecting malware variants
    23.
    发明授权
    Systems and methods for detecting malware variants 有权
    用于检测恶意软件变体的系统和方法

    公开(公告)号：US08806641B1

    公开(公告)日：2014-08-12

    申请号：US13297244

    申请日：2011-11-15

    申请人： Yi Li ,  Xiao Dong Tan ,  Kai Xiao

    发明人： Yi Li ,  Xiao Dong Tan ,  Kai Xiao

    IPC分类号： G06F11/00 ,  G06F12/14 ,  G06F12/16 ,  G08B23/00 ,  G06F21/56

    CPC分类号： G06F21/564 ,  G06F21/562 ,  G06F21/563

    摘要： A computer-implemented method for detecting malware variants may include (1) identifying an application package file including at least one class file, (2) identifying a set of metadata fields within the class file, (3) comparing the set of metadata fields within the class file with a set of metadata fields within a corresponding class file found in a known malware package to determine a similarity between the application package file and the known malware package, and (4) determining, based on the similarity between the application package file and the known malware package, that the application package file is a threat variant in a same threat family as the known malware package. Various other methods, systems, and computer-readable media are also disclosed.

    摘要翻译： 用于检测恶意软件变体的计算机实现的方法可以包括（1）识别包括至少一个类文件的应用包文件，（2）识别该类文件内的一组元数据字段，（3）将该组文件中的元数据字段集合 该类文件具有在已知恶意软件包中找到的相应类文件中的一组元数据字段，以确定应用程序包文件和已知恶意软件包之间的相似性，以及（4）基于应用程序包文件 和已知的恶意软件包，应用程序包文件是与已知恶意软件包相同的威胁系列中的威胁变体。 还公开了各种其它方法，系统和计算机可读介质。

    Equalization for high speed input/output (I/O) link
    27.
    发明授权
    Equalization for high speed input/output (I/O) link 有权
    高速输入/输出（I / O）链路的均衡

    公开(公告)号：US09335933B2

    公开(公告)日：2016-05-10

    申请号：US14142619

    申请日：2013-12-27

    申请人： Harry Muljono ,  Charlie Lin ,  Kai Xiao ,  Linda K. Sun

    发明人： Harry Muljono ,  Charlie Lin ,  Kai Xiao ,  Linda K. Sun

    IPC分类号： H03H7/30 ,  G06F3/06 ,  H04L25/03

    CPC分类号： G06F3/061 ,  H04L25/03038 ,  H04L25/0305

    摘要： Described are systems and apparatuses to mitigate the timing margin loss caused by inter-symbol interference (ISI) in high speed input/output (I/O) interfaces. Data dependent jitter (DDJ) compensation techniques that may be utilized in the transmission or receiving circuitry of the I/O interface, including capturing bit data values of a data signal prior to an identified data transition, and delaying/advancing the transmission/reception the data signal or a corresponding clock signal based on these bit data values.

    摘要翻译： 描述了减轻由高速输入/输出（I / O）接口中的符号间干扰（ISI）引起的定时裕度损失的系统和装置。 可以在I / O接口的发送或接收电路中使用的数据相关抖动（DDJ）补偿技术，包括在识别的数据转换之前捕获数据信号的位数据值，以及延迟/推进发送/接收 数据信号或基于这些位数据值的对应时钟信号。

    Determining a bit error rate (BER) using interpolation and superposition
    28.
    发明授权
    Determining a bit error rate (BER) using interpolation and superposition 有权
    使用插值和叠加确定误码率（BER）

    公开(公告)号：US07965763B2

    公开(公告)日：2011-06-21

    申请号：US11981204

    申请日：2007-10-31

    申请人： Kai Xiao ,  Beomtaek Lee ,  Xiaoning Ye ,  Chung-Chi Huang

    发明人： Kai Xiao ,  Beomtaek Lee ,  Xiaoning Ye ,  Chung-Chi Huang

    IPC分类号： H04B17/00

    CPC分类号： H04L43/10 ,  H04L43/087

    摘要： In one embodiment, the present invention includes a method for receiving a jitter profile and a step response of a channel coupled between a transmitter and a receiver and a bit pattern to be transmitted, transmitting the bit pattern along the channel from the transmitter to the receiver with the jitter profile and the step response, receiving the bit pattern at the receiver and converting the bit pattern to a data stream by interpolating the step response according to a jitter of a current bit to obtain a jittery step response, superposing the jittery step response onto the data stream, calculating the jitter at each transition bit of the bit pattern by determining a time difference between actual and ideal crossing points, incrementing a jitter distribution function with the jitter, and generating a timing curve for the channel using the jitter distribution function. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，本发明包括一种用于接收抖动曲线和耦合在发射机和接收机之间的信道的步进响应以及要发送的比特模式的方法，将沿着信道的比特模式从发射机发射到接收机 利用抖动曲线和阶跃响应，在接收机处接收比特模式，并根据当前比特的抖动插值步长响应，将比特模式转换成数据流，以获得抖动阶跃响应，叠加抖动步长响应 通过确定实际和理想交叉点之间的时间差，利用抖动增加抖动分布函数，并使用抖动分布函数产生信道的定时曲线，计算位模式的每个转换位处的抖动 。 描述和要求保护其他实施例。

    Root-specific phosphate transporter promoters
    30.
    发明授权
    Root-specific phosphate transporter promoters 失效
    根特异性磷酸转运蛋白启动子

    公开(公告)号：US07534932B2

    公开(公告)日：2009-05-19

    申请号：US11400771

    申请日：2006-04-07

    申请人： Maria Harrison ,  Zeng-Yu Wang ,  Kai Xiao ,  Jinyuan Liu

    发明人： Maria Harrison ,  Zeng-Yu Wang ,  Kai Xiao ,  Jinyuan Liu

    IPC分类号： C12N15/63 ,  C12N15/82 ,  A01H5/00

    CPC分类号： C12N15/8227 ,  C12N15/8238

    摘要： The current invention provides plant promoter sequences. Compositions comprising the promoter sequence are described, as are methods for the expression of transgenes in plants comprising the use of these sequences. The methods of the invention include the direct creation of transgenic plants with the promoters by genetic transformation, as well as by plant breeding methods.

    摘要翻译： 本发明提供植物启动子序列。 描述了包含启动子序列的组合物，以及在包含使用这些序列的植物中表达转基因的方法。 本发明的方法包括通过遗传转化直接产生具有启动子的转基因植物，以及通过植物育种方法。