公开(公告)号：US08102012B2

公开(公告)日：2012-01-24

申请号：US12426008

申请日：2009-04-17

申请人： Dethard Peters ,  Peter Friedrichs ,  Rudolf Elpelt ,  Larissa Wehrhahn-Kilian ,  Michael Treu ,  Roland Rupp

发明人： Dethard Peters ,  Peter Friedrichs ,  Rudolf Elpelt ,  Larissa Wehrhahn-Kilian ,  Michael Treu ,  Roland Rupp

IPC分类号： H01L27/088

CPC分类号： H01L29/8083 ,  H01L29/0657 ,  H01L29/1066 ,  H01L29/8122

摘要： A transistor component having a shielding structure. One embodiment provides a source terminal, a drain terminal and control terminal. A source zone of a first conductivity type is connected to the source terminal. A drain zone of the first conductivity type is connected to the drain terminal. A drift zone is arranged between the source zone and the drain zone. A junction control structure is provided for controlling a junction zone in the drift zone between the drain zone and the source zone, at least including one control zone. A shielding structure is arranged in the drift zone between the junction control structure and the drain zone and at least includes a shielding zone of a second conductivity type being complementarily to the first conductivity type. The shielding zone is connected to a terminal for a shielding potential. The at least one control zone and the at least one shielding zone have different geometries or different orientations in a plain that is perpendicular to a current flow direction of the component.

摘要翻译： 具有屏蔽结构的晶体管组件。 一个实施例提供了源极端子，漏极端子和控制端子。 第一导电类型的源极区域连接到源极端子。 第一导电类型的漏极区域连接到漏极端子。 漂移区设置在源区和排水区之间。 提供了结点控制结构，用于控制在漏区和源区之间的漂移区中的接合区，至少包括一个控制区。 屏蔽结构布置在结点控制结构和漏区之间的漂移区中，并且至少包括与第一导电类型互补的第二导电类型的屏蔽区。 屏蔽区域与屏蔽电位端子相连。 所述至少一个控制区域和所述至少一个屏蔽区域在垂直于所述部件的当前流动方向的平原中具有不同的几何形状或不同取向。

公开(公告)号：US07763506B2

公开(公告)日：2010-07-27

申请号：US11852853

申请日：2007-09-10

申请人： Michael Treu ,  Roland Rupp ,  Heinz Mitlehner ,  Rudolf Elpelt ,  Peter Friedrichs ,  Larissa Wehrhahn-Kilian

发明人： Michael Treu ,  Roland Rupp ,  Heinz Mitlehner ,  Rudolf Elpelt ,  Peter Friedrichs ,  Larissa Wehrhahn-Kilian

IPC分类号： H01L21/337

CPC分类号： H01L29/8083 ,  H01L29/0692 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/6606 ,  H01L29/66909

摘要： A method for making an integrated circuit including vertical junction field effect transistors is disclosed. One embodiment creates a vertical junction field effect transistor using a fault-tolerant or alignment-tolerant production process. The device performance is not harmed, even if misalignments in consecutive semiconductor processing steps occur.

摘要翻译： 公开了一种制造包括垂直结型场效应晶体管的集成电路的方法。 一个实施例使用容错或对准容限的制造工艺创建垂直结型场效应晶体管。 即使在连续的半导体处理步骤中发生未对准，器件性能也不会受到损害。

公开(公告)号：US20080258183A1

公开(公告)日：2008-10-23

申请号：US11789045

申请日：2007-04-23

申请人： Roland Rupp ,  Stefan Woehlert ,  Thomas Gutt ,  Michael Treu

发明人： Roland Rupp ,  Stefan Woehlert ,  Thomas Gutt ,  Michael Treu

IPC分类号： H01L29/80 ,  H01L27/095

CPC分类号： H01L29/47 ,  H01L21/0485 ,  H01L21/0495 ,  H01L21/268 ,  H01L21/32134 ,  H01L23/528 ,  H01L29/1608 ,  H01L29/417 ,  H01L29/41725 ,  H01L29/42316 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66901 ,  H01L29/66909 ,  H01L29/808 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of manufacturing a device comprises depositing one or more metallization layers to a substrate, locally heating an area of the one or more metallization layers to obtain a substrate/metallization-layer compound or a metallization-layer compound, the compound comprising an etch-selectivity toward an etching medium which is different to that of the one or more metallization layers outside the area, and removing the one or more metallization layers in the area or outside the area, depending on the etching selectivity in the area or outside the area, by etching with the etching medium to form the device.

摘要翻译： 一种制造器件的方法包括将一个或多个金属化层沉积到衬底上，局部加热所述一个或多个金属化层的区域以获得衬底/金属化层化合物或金属化层化合物，所述化合物包括蚀刻 - 选择性不同于区域外的一个或多个金属化层的蚀刻介质的选择性，以及根据该区域或区域外的蚀刻选择性，去除该区域或区域外的一个或多个金属化层， 通过用蚀刻介质蚀刻以形成该器件。

公开(公告)号：US20060071235A1

公开(公告)日：2006-04-06

申请号：US11214479

申请日：2005-08-29

申请人： Gabriel Dehlinger ,  Michael Treu

发明人： Gabriel Dehlinger ,  Michael Treu

IPC分类号： H01L31/111

CPC分类号： H01L29/872 ,  H01L29/1608 ,  H01L29/861

摘要： The invention relates to a lateral semiconductor diode, in which contact metal fillings (6, 7), which run in trenches (3, 4) in particular in a silicon carbide body (1, 2), are interdigitated at a distance from one another, and a rectifying Schottky or pn junction (18) is provided.

摘要翻译： 本发明涉及一种横向半导体二极管，其中在沟槽（3,4）中特别是在碳化硅本体（1,2）中延伸的接触金属填充物（6,7）彼此间隔一定距离地交错 ，并且提供整流肖特基或pn结（18）。

公开(公告)号：US06905916B2

公开(公告)日：2005-06-14

申请号：US10146585

申请日：2002-05-15

申请人： Wolfgang Bartsch ,  Michael Treu ,  Roland Rupp

发明人： Wolfgang Bartsch ,  Michael Treu ,  Roland Rupp

IPC分类号： H01L29/872 ,  H01L21/04 ,  H01L21/20 ,  H01L21/3065 ,  H01L29/47 ,  H01L29/74

CPC分类号： H01L21/0495 ,  H01L21/048 ,  H01L21/0485

摘要： A method for treating a surface on an SiC semiconductor body produced by epitaxy. According to the method, the parts of the epitactic layer that are deposited in the final phase of the epitaxy are removed by etching and a wet chemical treatment is then carried out in order to remove a thin natural oxide on the surface. Alternatively, a metal layer configured as a Schottky contact and/or as an ohmic contact can also be applied to the surface immediately after the removal process.

摘要翻译： 一种用于处理通过外延生产的SiC半导体主体上的表面的方法。 根据该方法，通过蚀刻去除在外延的最后相中沉积的部分上覆层，然后进行湿化学处理以除去表面上的薄的天然氧化物。 或者，也可以在去除处理之后立即将表面构造为肖特基接触和/或欧姆接触的金属层施加于表面。

公开(公告)号：US08530904B2

公开(公告)日：2013-09-10

申请号：US12727321

申请日：2010-03-19

申请人： Michael Treu ,  Ralf Siemieniec

发明人： Michael Treu ,  Ralf Siemieniec

IPC分类号： H01L29/24

CPC分类号： H01L27/0883 ,  H01L23/49575 ,  H01L29/0843 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/8083 ,  H01L29/8605 ,  H01L2924/0002 ,  H03K17/567 ,  H03K2017/6875 ,  H01L2924/00

摘要： A semiconductor device is disclosed. One embodiment includes a first semiconductor die having a normally-off transistor. In a second semiconductor die a plurality of transistor cells of a normally-on transistor are formed, wherein one of a source terminal/drain terminal of the normally-on transistor is electrically coupled to a gate terminal of the normally-on transistor and the other one the source terminal/drain terminal of the normally-off transistor is electrically coupled to one of a source terminal/drain terminal of the normally-on transistor. The second semiconductor die includes a gate resistor electrically coupled between the gate terminal of the normally-off transistor and respective gates of the plurality of transistor cells. A voltage clamping element is electrically coupled between the gate terminal and the one of the source terminal/drain terminal of the normally-on transistor.

摘要翻译： 公开了一种半导体器件。 一个实施例包括具有常关晶体管的第一半导体管芯。 在第二半导体管芯中，形成常通晶体管的多个晶体管单元，其中常导通晶体管的源极端子/漏极端子中的一个电连接到常导通晶体管的栅极端子，另一个 一个常闭晶体管的源极端子/漏极端子电连接到常开晶体管的源极端子/漏极端子之一。 第二半导体管芯包括电阻耦合在常闭晶体管的栅极端和多个晶体管单元的相应栅极之间的栅极电阻。 电压钳位元件电连接在栅极端子与正常导通晶体管的源极端子/漏极端子之间。

公开(公告)号：US20120319109A1

公开(公告)日：2012-12-20

申请号：US13594949

申请日：2012-08-27

申请人： Ralf Otremba ,  Marco Seibt ,  Uwe Kirchner ,  Wolfgang Peinhopf ,  Michael Treu ,  Andreas Schloegl ,  Mario Feldvoss

发明人： Ralf Otremba ,  Marco Seibt ,  Uwe Kirchner ,  Wolfgang Peinhopf ,  Michael Treu ,  Andreas Schloegl ,  Mario Feldvoss

IPC分类号： H01L23/544

CPC分类号： H01L23/4952 ,  H01L23/49562 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/97 ,  H01L2224/0603 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/49051 ,  H01L2224/49111 ,  H01L2224/4917 ,  H01L2224/49175 ,  H01L2224/97 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12044 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076 ,  H01L2924/30105 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85

摘要： An electronic device and manufacturing thereof. One embodiment provides a semiconductor chip having a control electrode and a first load electrode on a first surface and a second load electrode on a second surface. A first lead is electrically coupled to the control electrode. A second lead is electrically coupled to the first load electrode. A third lead is electrically coupled to the first load electrode, the third lead being separate from the second lead. A fourth lead is electrically coupled to the second load electrode, the second and third leads being arranged between the first and fourth leads.

摘要翻译： 电子设备及其制造。 一个实施例提供了在第一表面上具有控制电极和第一负载电极的半导体芯片以及在第二表面上的第二负载电极。 第一引线电耦合到控制电极。 第二引线电耦合到第一负载电极。 第三引线电耦合到第一负载电极，第三引线与第二引线分离。 第四引线电耦合到第二负载电极，第二和第三引线布置在第一和第四引线之间。

公开(公告)号：US20100155743A1

公开(公告)日：2010-06-24

申请号：US12341370

申请日：2008-12-22

申请人： Michael Treu ,  Kathrin Rueschenschmidt ,  Oliver Haeberlen ,  Franz Auerbach

发明人： Michael Treu ,  Kathrin Rueschenschmidt ,  Oliver Haeberlen ,  Franz Auerbach

IPC分类号： H01L29/12 ,  H01L21/04

CPC分类号： H01L29/1608 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/66068 ,  H01L29/66901 ,  H01L29/66909 ,  H01L29/808 ,  H01L29/8083

摘要： One aspect includes a semiconductor device with self-aligned contacts, integrated circuit and manufacturing method. One embodiment provides gate control structures. Each of the gate control structures is configured to control the conductivity of a channel region within a silicon carbide substrate by field effect. A contact hole is self-aligned to opposing sidewalls of adjacent gate control structures by intermediate spacers.

摘要翻译： 一个方面包括具有自对准触点的半导体器件，集成电路和制造方法。 一个实施例提供了门控制结构。 每个栅极控制结构被配置为通过场效应来控制碳化硅衬底内的沟道区的导电性。 接触孔通过中间间隔件自对准到相邻栅极控制结构的相对侧壁。

公开(公告)号：US20090212284A1

公开(公告)日：2009-08-27

申请号：US12035598

申请日：2008-02-22

申请人： Ralf Otremba ,  Marco Seibt ,  Uwe Kirchner ,  Wolfgang Peinhopf ,  Michael Treu ,  Andreas Schloegl ,  Mario Feldvoss

发明人： Ralf Otremba ,  Marco Seibt ,  Uwe Kirchner ,  Wolfgang Peinhopf ,  Michael Treu ,  Andreas Schloegl ,  Mario Feldvoss

IPC分类号： H01L23/48 ,  H01L23/58

CPC分类号： H01L23/4952 ,  H01L23/49562 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/97 ,  H01L2224/0603 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/49051 ,  H01L2224/49111 ,  H01L2224/4917 ,  H01L2224/49175 ,  H01L2224/97 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12044 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076 ,  H01L2924/30105 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85

摘要： An electronic device and manufacturing thereof. One embodiment provides a semiconductor chip having a control electrode and a first load electrode on a first surface and a second load electrode on a second surface. A first lead is electrically coupled to the control electrode. A second lead is electrically coupled to the first load electrode. A third lead is electrically coupled to the first load electrode, the third lead being separate from the second lead. A fourth lead is electrically coupled to the second load electrode, the second and third leads being arranged between the first and fourth leads.

摘要翻译： 电子设备及其制造。 一个实施例提供了在第一表面上具有控制电极和第一负载电极的半导体芯片以及在第二表面上的第二负载电极。 第一引线电耦合到控制电极。 第二引线电耦合到第一负载电极。 第三引线电耦合到第一负载电极，第三引线与第二引线分离。 第四引线电耦合到第二负载电极，第二和第三引线布置在第一和第四引线之间。

公开(公告)号：US07538362B2

公开(公告)日：2009-05-26

申请号：US11214479

申请日：2005-08-29

申请人： Gabriel Konrad Dehlinger ,  Michael Treu

发明人： Gabriel Konrad Dehlinger ,  Michael Treu

IPC分类号： H01L31/111

CPC分类号： H01L29/872 ,  H01L29/1608 ,  H01L29/861

摘要： The invention relates to a lateral semiconductor diode, in which contact metal fillings (6, 7), which run in trenches (3, 4) in particular in a silicon carbide body (1, 2), are interdigitated at a distance from one another, and a rectifying Schottky or pn junction (18) is provided.

摘要翻译： 本发明涉及一种横向半导体二极管，其中在沟槽（3,4）中特别是在碳化硅本体（1,2）中延伸的接触金属填充物（6,7）彼此间隔一定距离地交错 ，并且提供整流肖特基或pn结（18）。