公开(公告)号：US20090032848A1

公开(公告)日：2009-02-05

申请号：US11830542

申请日：2007-07-30

申请人： Michael Treu ,  Roland Rupp ,  Michael Rueb ,  Rudolf Elpelt

发明人： Michael Treu ,  Roland Rupp ,  Michael Rueb ,  Rudolf Elpelt

IPC分类号： H01L29/808 ,  H01L21/266 ,  H01L21/337

CPC分类号： H01L29/66068 ,  H01L21/0465 ,  H01L29/1029 ,  H01L29/66909 ,  H01L29/8083

摘要： A method for manufacturing a semiconductor device. The method includes providing a semiconductor body of a conductivity type, wherein the semiconductor body comprises a first surface. At least one buried region of a second conductivity type is formed in the semiconductor body and at least a surface region of the second conductivity type is formed at the first surface of the semiconductor body, wherein the buried region and the surface region are formed such that they are spaced apart from each other. The buried region is formed by deep implantation of a first dopant of the second conductivity type.

摘要翻译： 一种半导体器件的制造方法。 该方法包括提供导电类型的半导体本体，其中半导体主体包括第一表面。 在半导体本体中形成至少一个第二导电类型的掩埋区域，并且至少在第二导电类型的表面区域形成在半导体本体的第一表面处，其中形成掩埋区域和表面区域使得 它们彼此间隔开。 埋入区域通过深度注入第二导电类型的第一掺杂剂形成。

公开(公告)号：US20080203517A1

公开(公告)日：2008-08-28

申请号：US12037269

申请日：2008-02-26

申请人： MICHAEL RUEB ,  Roland Rupp ,  Michael Treu

发明人： MICHAEL RUEB ,  Roland Rupp ,  Michael Treu

IPC分类号： H01L27/06 ,  H01L21/822

CPC分类号： H01L29/872 ,  H01L29/08 ,  H01L29/6609 ,  H01L29/66143 ,  H01L29/861

摘要： A semiconductor component is proposed which has a semiconductor body having a first semiconductor zone of the first conduction type, at least one first rectifying junction with respect to the first semiconductor zone, at least one second rectifying junction with respect to the first semiconductor zone, wherein the three rectifying junctions each have a barrier height of different magnitude.

摘要翻译： 提出了一种半导体元件，其具有半导体本体，其具有第一导电类型的第一半导体区，相对于第一半导体区的至少一个第一整流结，相对于第一半导体区的至少一个第二整流结，其中 三个整流接头各自具有不同大小的屏障高度。

公开(公告)号：US09209281B2

公开(公告)日：2015-12-08

申请号：US11789045

申请日：2007-04-23

申请人： Roland Rupp ,  Stefan Woehlert ,  Thomas Gutt ,  Michael Treu

发明人： Roland Rupp ,  Stefan Woehlert ,  Thomas Gutt ,  Michael Treu

IPC分类号： H01L29/66 ,  H01L21/04 ,  H01L21/3213 ,  H01L21/268 ,  H01L29/16

CPC分类号： H01L29/47 ,  H01L21/0485 ,  H01L21/0495 ,  H01L21/268 ,  H01L21/32134 ,  H01L23/528 ,  H01L29/1608 ,  H01L29/417 ,  H01L29/41725 ,  H01L29/42316 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66901 ,  H01L29/66909 ,  H01L29/808 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of manufacturing a device comprises depositing one or more metallization layers to a substrate, locally heating an area of the one or more metallization layers to obtain a substrate/metallization-layer compound or a metallization-layer compound, the compound comprising an etch-selectivity toward an etching medium which is different to that of the one or more metallization layers outside the area, and removing the one or more metallization layers in the area or outside the area, depending on the etching selectivity in the area or outside the area, by etching with the etching medium to form the device.

摘要翻译： 一种制造器件的方法包括将一个或多个金属化层沉积到衬底上，局部加热所述一个或多个金属化层的区域以获得衬底/金属化层化合物或金属化层化合物，所述化合物包含蚀刻 - 选择性不同于区域外的一个或多个金属化层的蚀刻介质的选择性，以及根据该区域或区域外的蚀刻选择性，去除该区域或区域外的一个或多个金属化层， 通过用蚀刻介质蚀刻以形成该器件。

公开(公告)号：US08618644B2

公开(公告)日：2013-12-31

申请号：US13594949

申请日：2012-08-27

申请人： Ralf Otremba ,  Marco Seibt ,  Uwe Kirchner ,  Wolfgang Peinhopf ,  Michael Treu ,  Andreas Schloegl ,  Mario Veldvoss

发明人： Ralf Otremba ,  Marco Seibt ,  Uwe Kirchner ,  Wolfgang Peinhopf ,  Michael Treu ,  Andreas Schloegl ,  Mario Veldvoss

IPC分类号： H01L23/02

CPC分类号： H01L23/4952 ,  H01L23/49562 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/97 ,  H01L2224/0603 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/49051 ,  H01L2224/49111 ,  H01L2224/4917 ,  H01L2224/49175 ,  H01L2224/97 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12044 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076 ,  H01L2924/30105 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85

摘要： An electronic device and manufacturing thereof. One embodiment provides a semiconductor chip having a control electrode and a first load electrode on a first surface and a second load electrode on a second surface. A first lead is electrically coupled to the control electrode. A second lead is electrically coupled to the first load electrode. A third lead is electrically coupled to the first load electrode, the third lead being separate from the second lead. A fourth lead is electrically coupled to the second load electrode, the second and third leads being arranged between the first and fourth leads.

摘要翻译： 电子设备及其制造。 一个实施例提供了在第一表面上具有控制电极和第一负载电极的半导体芯片，在第二表面上提供第二负载电极。 第一引线电耦合到控制电极。 第二引线电耦合到第一负载电极。 第三引线电耦合到第一负载电极，第三引线与第二引线分离。 第四引线电耦合到第二负载电极，第二和第三引线布置在第一和第四引线之间。

公开(公告)号：US08253225B2

公开(公告)日：2012-08-28

申请号：US12035598

申请日：2008-02-22

申请人： Ralf Otremba ,  Marco Seibt ,  Uwe Kirchner ,  Wolfgang Peinhopf ,  Michael Treu ,  Andreas Schloegl ,  Mario Feldvoss

发明人： Ralf Otremba ,  Marco Seibt ,  Uwe Kirchner ,  Wolfgang Peinhopf ,  Michael Treu ,  Andreas Schloegl ,  Mario Feldvoss

IPC分类号： H01L23/02

CPC分类号： H01L23/4952 ,  H01L23/49562 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/97 ,  H01L2224/0603 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/49051 ,  H01L2224/49111 ,  H01L2224/4917 ,  H01L2224/49175 ,  H01L2224/97 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12044 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076 ,  H01L2924/30105 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85

摘要： An electronic device and manufacturing thereof. One embodiment provides a semiconductor chip having a control electrode and a first load electrode on a first surface and a second load electrode on a second surface. A first lead is electrically coupled to the control electrode. A second lead is electrically coupled to the first load electrode. A third lead is electrically coupled to the first load electrode, the third lead being separate from the second lead. A fourth lead is electrically coupled to the second load electrode, the second and third leads being arranged between the first and fourth leads.

摘要翻译： 电子设备及其制造。 一个实施例提供了在第一表面上具有控制电极和第一负载电极的半导体芯片以及在第二表面上的第二负载电极。 第一引线电耦合到控制电极。 第二引线电耦合到第一负载电极。 第三引线电耦合到第一负载电极，第三引线与第二引线分离。 第四引线电耦合到第二负载电极，第二和第三引线布置在第一和第四引线之间。

公开(公告)号：US08188482B2

公开(公告)日：2012-05-29

申请号：US12341370

申请日：2008-12-22

申请人： Michael Treu ,  Kathrin Rueschenschmidt ,  Oliver Haeberlen ,  Franz Auerbach

发明人： Michael Treu ,  Kathrin Rueschenschmidt ,  Oliver Haeberlen ,  Franz Auerbach

IPC分类号： H01L29/12

CPC分类号： H01L29/1608 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/66068 ,  H01L29/66901 ,  H01L29/66909 ,  H01L29/808 ,  H01L29/8083

摘要： One aspect includes a semiconductor device with self-aligned contacts, integrated circuit and manufacturing method. One embodiment provides gate control structures. Each of the gate control structures is configured to control the conductivity of a channel region within a silicon carbide substrate by field effect. A contact hole is self-aligned to opposing sidewalls of adjacent gate control structures by intermediate spacers.

摘要翻译： 一个方面包括具有自对准触点的半导体器件，集成电路和制造方法。 一个实施例提供了门控制结构。 每个栅极控制结构被配置为通过场效应来控制碳化硅衬底内的沟道区的导电性。 接触孔通过中间间隔件自对准到相邻栅极控制结构的相对侧壁。

公开(公告)号：US20120037920A1

公开(公告)日：2012-02-16

申请号：US12854974

申请日：2010-08-12

申请人： Michael Treu ,  Ralf Siemieniec

发明人： Michael Treu ,  Ralf Siemieniec

IPC分类号： H01L29/24

CPC分类号： H01L29/1608 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

摘要： A semiconductor device as described herein includes a silicon carbide semiconductor body. A trench extends into the silicon carbide semiconductor body at a first surface. A gate dielectric and a gate electrode are formed within the trench. A body zone of a first conductivity type adjoins to a sidewall of the trench, the body zone being electrically coupled to a contact via a body contact zone including a higher maximum concentration of dopants than the body zone. An extension zone of the first conductivity type is electrically coupled to the contact via the body zone, wherein a maximum concentration of dopants of the extension zone along a vertical direction perpendicular to the first surface is higher than the maximum concentration of dopants of the body zone along the vertical direction. A distance between the first surface and a bottom side of the extension zone is larger than the distance between the first surface and the bottom side of the trench.

摘要翻译： 如本文所述的半导体器件包括碳化硅半导体本体。 沟槽在第一表面延伸到碳化硅半导体本体中。 栅极电介质和栅电极形成在沟槽内。 第一导电类型的身体区域与沟槽的侧壁相邻，身体区域通过身体接触区域电耦合到接触区，该身体接触区域包括比身体区域更高的掺杂剂浓度。 第一导电类型的延伸区域经由体区电耦合到接触，其中延伸区域沿垂直于第一表面的垂直方向的掺杂剂的最大浓度高于体区的掺杂剂的最大浓度 沿垂直方向。 延伸区域的第一表面和底侧之间的距离大于沟槽的第一表面和底侧之间的距离。

公开(公告)号：US20090078971A1

公开(公告)日：2009-03-26

申请号：US11858264

申请日：2007-09-20

申请人： Michael Treu ,  Roland Rupp ,  Rudolf Elpelt

发明人： Michael Treu ,  Roland Rupp ,  Rudolf Elpelt

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/808 ,  H01L21/337

CPC分类号： H01L29/7395 ,  H01L29/0696 ,  H01L29/0843 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/66909 ,  H01L29/8083

摘要： A semiconductor device with structured current spread region and method is disclosed. One embodiment provides a drift portion of a first conductivity type, a current spread portion of the first conductivity type and first portions of the first conductivity type. The current spread portion and the first portions are arranged in a first plane on the drift portion, wherein the current spread portion surrounds at least partially the first portions. The semiconductor body further includes spaced apart body regions of a second conductivity type which are arranged on the current spread portion. Further, the doping concentration of the current spread portion is higher than the doping concentrations of the drift portion and of the first portions.

摘要翻译： 公开了一种具有结构化电流扩展区域和方法的半导体器件。 一个实施例提供第一导电类型的漂移部分，第一导电类型的电流扩展部分和第一导电类型的第一部分。 电流扩展部分和第一部分布置在漂移部分上的第一平面中，其中电流扩展部分至少部分地围绕第一部分。 半导体本体还包括布置在电流扩展部分上的间隔开的第二导电类型的主体区域。 此外，电流扩展部分的掺杂浓度高于漂移部分和第一部分的掺杂浓度。

公开(公告)号：US20090068803A1

公开(公告)日：2009-03-12

申请号：US11852853

申请日：2007-09-10

申请人： Michael Treu ,  Roland Rupp ,  Heinz Mitlehner ,  Rudolf Elpelt ,  Peter Friedrichs ,  Larissa Wehrhahn-Kilian

发明人： Michael Treu ,  Roland Rupp ,  Heinz Mitlehner ,  Rudolf Elpelt ,  Peter Friedrichs ,  Larissa Wehrhahn-Kilian

IPC分类号： H01L21/337

CPC分类号： H01L29/8083 ,  H01L29/0692 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/6606 ,  H01L29/66909

摘要： A method for making an integrated circuit including vertical junction field effect transistors is disclosed. One embodiment creates a vertical junction field effect transistor using a fault-tolerant or alignment-tolerant production process. The device performance is not harmed, even if misalignments in consecutive semiconductor processing steps occur.

摘要翻译： 公开了一种制造包括垂直结型场效应晶体管的集成电路的方法。 一个实施例使用容错或对准容限的制造工艺创建垂直结型场效应晶体管。 即使在连续的半导体处理步骤中发生未对准，器件性能也不会受到损害。