公开(公告)号：US08604626B2

公开(公告)日：2013-12-10

申请号：US13470692

申请日：2012-05-14

申请人： Brian M. Henderson ,  Ronnie A. Lindley ,  Dong Wook Kim ,  Reza Jalilizeinali ,  Shiqun Gu ,  Matthew M. Nowak

发明人： Brian M. Henderson ,  Ronnie A. Lindley ,  Dong Wook Kim ,  Reza Jalilizeinali ,  Shiqun Gu ,  Matthew M. Nowak

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L23/488 ,  H01L21/50 ,  H01L21/67092 ,  H01L23/60 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/16 ,  H01L2225/06513

摘要： Electrostatic discharge susceptibility is reduced when assembling a stacked IC device by coupling a ground plane of a first semiconductor device and a ground plane of a second semiconductor device to place the ground plane at substantially a same electrical potential. Active circuitry on the first semiconductor device and active circuitry on the second semiconductor device are electrically coupled after the ground planes are coupled. Electrically coupling the ground planes of the first and the second semiconductor device creates a preferred electrostatic discharge path to ground, thus reducing potential damage to sensitive circuit elements.

摘要翻译： 通过耦合第一半导体器件的接地平面和第二半导体器件的接地平面来组装堆叠的IC器件，以使接地平面处于基本相同的电位，从而降低静电放电敏感性。 第一半导体器件上的有源电路和第二半导体器件上的有源电路在接地平面耦合之后被电耦合。 电耦合第一和第二半导体器件的接地层产生对地的优选静电放电路径，从而减少对敏感电路元件的潜在损害。

公开(公告)号：US08564079B2

公开(公告)日：2013-10-22

申请号：US12355941

申请日：2009-01-19

申请人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Kangho Lee ,  Xiaochun Zhu

发明人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Kangho Lee ,  Xiaochun Zhu

IPC分类号： H01L21/00 ,  H01L29/82

CPC分类号： H01L27/222 ,  H01L43/08 ,  H01L43/12

摘要： A magnetic tunnel junction (MTJ) device for a magnetic random access memory (MRAM) in a semiconductor back-end-of-line (BEOL) process flow includes a first metal interconnect for communicating with at least one control device and a first electrode for coupling to the first metal interconnect through a via formed in a dielectric passivation barrier using a first mask. The device also includes an MTJ stack for storing data coupled to the first electrode, a portion of the MTJ stack having lateral dimensions based upon a second mask. The portion defined by the second mask is over the contact via. A second electrode is coupled to the MTJ stack and also has a same lateral dimension as defined by the second mask. The first electrode and a portion of the MTJ stack are defined by a third mask. A second metal interconnect is coupled to the second electrode and at least one other control device.

摘要翻译： 半导体后端工艺流程中用于磁性随机存取存储器（MRAM）的磁隧道结（MTJ）装置包括用于与至少一个控制装置通信的第一金属互连和用于与至少一个控制装置通信的第一电极 通过使用第一掩模在介电钝化屏障中形成的通孔耦合到第一金属互连。 该装置还包括用于存储耦合到第一电极的数据的MTJ堆叠，MTJ堆叠的一部分具有基于第二掩模的侧向尺寸。 由第二掩模限定的部分在接触通孔之上。 第二电极耦合到MTJ堆叠并且还具有与第二掩模所限定的相同的横向尺寸。 第一电极和MTJ堆叠的一部分由第三掩模限定。 第二金属互连件耦合到第二电极和至少一个其他控制装置。

公开(公告)号：US20130221494A1

公开(公告)日：2013-08-29

申请号：US13405600

申请日：2012-02-27

申请人： Vidhya Ramachandran ,  Shiqun Gu

发明人： Vidhya Ramachandran ,  Shiqun Gu

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L21/76898 ,  H01L21/7682 ,  H01L21/76831 ,  H01L23/481 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor die including strain relief for through substrate vias (TSVs). The semiconductor die includes a semiconductor substrate having an active face. The semiconductor substrate includes conductive layers connected to the active face, The semiconductor die also includes a through substrate via extending only through the substrate. The through substrate via may include a substantially constant diameter through a length of the through substrate via. The through substrate via may be filled with a conductive filler material. The semiconductor die also includes an isolation layer surrounding the through substrate via. The isolation layer may include two portions: a recessed portion near the active face of the substrate capable of relieving stress from the conductive filler material, and a dielectric portion. A composition of the recessed portion may differ from the dielectric portion.

摘要翻译： 包括通过衬底通孔（TSV）的应变消除的半导体管芯。 半导体管芯包括具有主动面的半导体衬底。 半导体衬底包括连接到有源面的导电层。半导体管芯还包括仅通过衬底延伸的穿通衬底。 直通衬底通孔可以包括通过穿过衬底通孔的长度的基本上恒定的直径。 贯通基板通孔可以填充有导电填充材料。 半导体管芯还包括围绕贯穿衬底通孔的隔离层。 隔离层可以包括两部分：靠近衬底的有源面的凹陷部分，其能够缓和来自导电填充材料的应力，以及介电部分。 凹部的组成可以不同于电介质部分。

公开(公告)号：US08380940B2

公开(公告)日：2013-02-19

申请号：US12823515

申请日：2010-06-25

申请人： Feng Wang ,  Shiqun Gu ,  Matthew Michael Nowak

发明人： Feng Wang ,  Shiqun Gu ,  Matthew Michael Nowak

IPC分类号： G06F12/06

CPC分类号： G06F13/1663

摘要： A multi-channel multi-port memory is disclosed. In a particular embodiment, the multi-channel memory includes a plurality of channels responsive to a plurality of memory controllers. The multi-channel memory may also include a first multi-port multi-bank structure accessible to a first set of the plurality of channels and a second multi-port multi-bank structure accessible to a second set of the plurality of channels.

摘要翻译： 公开了一种多通道多端口存储器。 在特定实施例中，多通道存储器包括响应于多个存储器控制器的多个通道。 多通道存储器还可以包括可由第一组多个通道访问的第一多端口多存储体结构和可由第二组多个通道访问的第二多端口多存储体结构。

公开(公告)号：US08230239B2

公开(公告)日：2012-07-24

申请号：US12417309

申请日：2009-04-02

申请人： Feng Wang ,  Shiqun Gu

发明人： Feng Wang ,  Shiqun Gu

IPC分类号： G06F1/00 ,  G06F1/26 ,  G06F12/00 ,  G11C5/14

CPC分类号： G06F1/3275 ,  G06F1/3225 ,  G06F1/3296 ,  Y02D10/14 ,  Y02D10/172

摘要： A memory power management system and method supporting multiple power modes for powering memory channels. The power management system can include a memory controller that controls the memory channel; a throughput detector that detects a requested throughput of the memory channel; a power control logic that determines a desired power mode corresponding to the requested throughput; and a power control device that supplies a desired voltage of the desired power mode to the memory channel. The power management system can include multiple memory controllers for controlling a multi-channel memory independently. The method includes detecting a requested throughput for the memory channel; determining a desired voltage related to the requested throughput; requesting the desired voltage from a voltage device; and applying the desired voltage to the memory channel. In some embodiments, the method only applies the desired voltage if it does not change for a threshold time duration.

摘要翻译： 一种支持多种功率模式以为存储器通道供电的存储器电源管理系统和方法。 电源管理系统可以包括控制存储器通道的存储器控​​制器; 吞吐量检测器，其检测所述存储器通道的所请求的吞吐量; 功率控制逻辑，其确定对应于所请求的吞吐量的期望功率模式; 以及功率控制装置，其将期望的功率模式的期望电压提供给存储器通道。 电源管理系统可以包括用于独立地控制多通道存储器的多个存储器控制器。 所述方法包括检测所述存储器通道的所请求的吞吐量; 确定与所请求的吞吐量相关的期望电压; 从电压装置请求所需的电压; 以及将所需的电压施加到存储器通道。 在一些实施例中，如果在阈值持续时间内没有改变，该方法仅施加期望的电压。

公开(公告)号：US08198736B2

公开(公告)日：2012-06-12

申请号：US12421096

申请日：2009-04-09

申请人： Brian M. Henderson ,  Reza Jalilizeinali ,  Shiqun Gu

发明人： Brian M. Henderson ,  Reza Jalilizeinali ,  Shiqun Gu

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L23/488 ,  H01L21/50 ,  H01L21/67092 ,  H01L23/60 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/16 ,  H01L2225/06513

摘要： A method to reduce electrostatic discharge susceptibility when assembling a stacked IC device. The method includes coupling a ground plane of a first semiconductor device and a ground plane of a second semiconductor device to substantially a same electrical potential. Active circuitry on the first semiconductor device and active circuitry on the second semiconductor device are electrically coupled after the ground planes are coupled. Electrically coupling the ground planes of the first and the second semiconductor device creates a preferred electrostatic discharge path to ground, thus minimizing potential damage to sensitive circuit elements.

摘要翻译： 一种组装堆叠IC器件时降低静电放电敏感性的方法。 该方法包括将第一半导体器件的接地平面和第二半导体器件的接地平面耦合到基本上相同的电位。 第一半导体器件上的有源电路和第二半导体器件上的有源电路在接地平面耦合之后被电耦合。 电耦合第一和第二半导体器件的接地平面产生优选的接地静电放电路径，从而最小化对敏感电路元件的潜在损害。

公开(公告)号：US20120056680A1

公开(公告)日：2012-03-08

申请号：US13294351

申请日：2011-11-11

申请人： Jonghae Kim ,  Shiqun Gu ,  Brian Matthew Henderson ,  Thomas R. Toms ,  Lew G. Chua-Eoan ,  Seyfollah S. Bazarjani ,  Matthew Nowak

发明人： Jonghae Kim ,  Shiqun Gu ,  Brian Matthew Henderson ,  Thomas R. Toms ,  Lew G. Chua-Eoan ,  Seyfollah S. Bazarjani ,  Matthew Nowak

IPC分类号： H03F3/16

CPC分类号： H01L28/10 ,  H01F17/0013 ,  H01F19/04 ,  H01F2017/002 ,  H01L23/481 ,  H01L23/5227 ,  H01L27/0207 ,  H01L2224/16145 ,  H01L2924/3011

摘要： A three dimensional on-chip radio frequency amplifier is disclosed that includes first and second transformers and a first transistor. The first transformer includes first and second inductively coupled inductors. The second transformer includes third and fourth inductively coupled inductors. Each inductor includes multiple first segments in a first metal layer; multiple second segments in a second metal layer; first and second inputs, and multiple through vias coupling the first and second segments to form a continuous path between the first and second inputs. The first input of the first inductor is coupled to an amplifier input; the first input of the second inductor is coupled to the first transistor gate; the first input of the third inductor is coupled to the first transistor drain, the first input of the fourth inductor is coupled to an amplifier output. The second inductor inputs and the first transistor source are coupled to ground.

摘要翻译： 公开了一种三维片上射频放大器，其包括第一和第二变压器和第一晶体管。 第一变压器包括第一和第二电感耦合电感器。 第二变压器包括第三和第四电感耦合电感器。 每个电感器包括在第一金属层中的多个第一段; 第二金属层中的多个第二段; 第一和第二输入以及耦合第一和第二段的多通孔，以形成第一和第二输入之间的连续路径。 第一电感器的第一输入耦合到放大器输入端; 第二电感器的第一输入耦合到第一晶体管栅极; 第三电感器的第一输入耦合到第一晶体管漏极，第四电感器的第一输入耦合到放大器输出端。 第二电感器输入和第一晶体管源耦合到地。

公开(公告)号：US20120054422A1

公开(公告)日：2012-03-01

申请号：US12862094

申请日：2010-08-24

申请人： Shiqun Gu ,  Matthew M. Nowak ,  Anand Srinivasan

发明人： Shiqun Gu ,  Matthew M. Nowak ,  Anand Srinivasan

IPC分类号： G06F12/06 ,  G06F12/08

CPC分类号： G11C11/4076 ,  H01L23/481 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/00

摘要： External memory having a high density, high latency memory block; and a low density, low latency memory block. The two memory blocks may be separately accessed by one or more processing functional units. The access may be a direct memory access, or by way of a bus or fabric switch. Through-die vias may connect the external memory to a die comprising the one or more processing functional units.

摘要翻译： 具有高密度，高延迟的存储器块的外部存储器; 和低密度，低延迟的存储器块。 两个存储器块可以被一个或多个处理功能单元单独访问。 访问可以是直接存储器访问，或者通过总线或结构交换机。 通孔通孔可以将外部存储器连接到包括一个或多个处理功能单元的管芯。

公开(公告)号：US20120025362A1

公开(公告)日：2012-02-02

申请号：US12846910

申请日：2010-07-30

申请人： Arvind Chandrasekaran ,  Shiqun Gu ,  Zhongping Bao

发明人： Arvind Chandrasekaran ,  Shiqun Gu ,  Zhongping Bao

IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L23/28

CPC分类号： H01L21/565 ,  H01L21/568 ,  H01L21/6836 ,  H01L23/3121 ,  H01L23/562 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/73 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16221 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2224/11 ,  H01L2924/00

摘要： A method for forming an electrical package to reduce warpage. The method includes providing a wafer and coupling a die thereto. A mold compound material is applied to the wafer such that the mold compound material surrounds the die. The method further includes applying a reinforcing material to the mold compound material. The mold compound material is thereby disposed between the wafer and the reinforcing material.

摘要翻译： 一种用于形成电气封装以减少翘曲的方法。 该方法包括提供晶片并将模具耦合到其上。 将模具复合材料施加到晶片上，使得模具复合材料围绕模具。 该方法还包括将增强材料施加到模具复合材料。 因此，模具复合材料设置在晶片和增强材料之间。

公开(公告)号：US20120012998A1

公开(公告)日：2012-01-19

申请号：US12837717

申请日：2010-07-16

申请人： Arvind Chandrasekaran ,  Shiqun Gu ,  Christine S. Hay-Riege

发明人： Arvind Chandrasekaran ,  Shiqun Gu ,  Christine S. Hay-Riege

IPC分类号： H01L23/498 ,  H01L21/60 ,  H01L21/768

CPC分类号： H01L24/81 ,  H01L21/76877 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/742 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0347 ,  H01L2224/0361 ,  H01L2224/0401 ,  H01L2224/051 ,  H01L2224/05567 ,  H01L2224/056 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/11472 ,  H01L2224/1161 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13021 ,  H01L2224/13023 ,  H01L2224/13076 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16058 ,  H01L2224/16148 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/3841 ,  H01L2224/13099 ,  H01L2224/05552 ,  H01L2924/00

摘要： Electromigration in microbump connections causes voids in the microbumps, which reduces the lifetime of an integrated circuit containing the microbump. Electromigration lifetime may be increased in microbumps by forming a copper shell around the solder. The copper shell of one microbump contacts the copper shell of a second microbump to enclose the solder of the microbump connection. The copper shell allows higher current densities through the microbump. Thus, smaller microbumps may be manufactured on a smaller pitch without suffering failure from electromigration. Additionally, the copper shell reduces shorting or bridging between microbump connections on a substrate.

摘要翻译： 微型接头中的电迁移会导致微胶囊中的空隙，从而降低了包含微型电池的集成电路的使用寿命。 通过在焊料周围形成铜壳，可能会在微胶囊中增加电迁移寿命。 一个微型块的铜壳接触第二个微型块的铜壳，以封闭微型接头的焊料。 铜壳允许通过微型块的更高的电流密度。 因此，可以以更小的间距制造较小的微胶片，而不会发生电迁移的故障。 此外，铜壳减少了衬底上的微型接头之间的短路或桥接。