利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

24 条记录 (耗时 0.048 秒)

    ISOCHRONOUS AGENT DATA PINNING IN A MULTI-LEVEL MEMORY SYSTEM
    7.
    发明申请
    ISOCHRONOUS AGENT DATA PINNING IN A MULTI-LEVEL MEMORY SYSTEM 有权
    在多级存储器系统中的异步代理数据引导

    公开(公告)号：US20150169439A1

    公开(公告)日：2015-06-18

    申请号：US14133097

    申请日：2013-12-18

    申请人： Marc Torrant ,  David Puffer ,  Blaise Fanning ,  Bryan White ,  Joydeep Ray ,  Neil Schaper ,  Todd Witter ,  Altug Koker ,  Aditya Sreenivas

    发明人： Marc Torrant ,  David Puffer ,  Blaise Fanning ,  Bryan White ,  Joydeep Ray ,  Neil Schaper ,  Todd Witter ,  Altug Koker ,  Aditya Sreenivas

    IPC分类号： G06F12/02 ,  G06F12/08 ,  G06F12/10

    CPC分类号： G06F12/126

    摘要： A processing device comprises an instruction execution unit, a memory agent and pinning logic to pin memory pages in a multi-level memory system upon request by the memory agent. The pinning logic includes an agent interface module to receive, from the memory agent, a pin request indicating a first memory page in the multi-level memory system, the multi-level memory system comprising a near memory and a far memory. The pinning logic further includes a memory interface module to retrieve the first memory page from the far memory and write the first memory page to the near memory. In addition, the pinning logic also includes a descriptor table management module to mark the first memory page as pinned in the near memory, wherein marking the first memory page as pinned comprises setting a pinning bit corresponding to the first memory page in a cache descriptor table and to prevent the first memory page from being evicted from the near memory when the first memory page is marked as pinned.

    摘要翻译： 处理设备包括指令执行单元，存储器代理和钉住逻辑，以在存储器请求时针对多级存储器系统中的存储器页面进行引脚。 钉扎逻辑包括代理接口模块，用于从存储器代理接收指示多级存储器系统中的第一存储器页的引脚请求，所述多级存储器系统包括近存储器和远存储器。 钉扎逻辑还包括存储器接口模块，用于从远端存储器检索第一存储器页面，并将第一存储器页面写入近端存储器。 此外，钉扎逻辑还包括描述符表管理模块，用于将第一存储器页标记为固定在近存储器中，其中将第一存储器页标记为固定包括将对应于第一存储器页的锁存位设置在高速缓存描述符表中 并且当第一存储器页面被标记为被固定时，防止第一存储器页被从近存储器逐出。

    Peripheral interface alert message for downstream device
    9.
    发明授权
    Peripheral interface alert message for downstream device 有权
    用于下游设备的外围接口警报消息

    公开(公告)号：US08346992B2

    公开(公告)日：2013-01-01

    申请号：US13111673

    申请日：2011-05-19

    申请人： Ajai K. Singh ,  David Puffer

    发明人： Ajai K. Singh ,  David Puffer

    IPC分类号： G06F3/00

    CPC分类号： G06F11/0766 ,  G06F11/085 ,  H04L41/06

    摘要： According to some embodiments, a message generated by a downstream device is received at upstream device. The message may, for example, be received via a peripheral interface and may not require a response. It may then be determined that an error is associated with the message, and an alert message may be sent from the upstream device to the downstream device via the peripheral interface.

    摘要翻译： 根据一些实施例，在上游设备处接收由下游设备生成的消息。 消息可以例如经由外设接口被接收并且可能不需要响应。 然后可以确定错误与消息相关联，并且警报消息可以经由外围接口从上游设备发送到下游设备。

    Memory transaction ordering
    10.
    发明授权
    Memory transaction ordering 有权
    内存交易排序

    公开(公告)号：US07120765B2

    公开(公告)日：2006-10-10

    申请号：US10284596

    申请日：2002-10-30

    申请人： James M. Dodd ,  David Puffer

    发明人： James M. Dodd ,  David Puffer

    IPC分类号： G06F12/00

    CPC分类号： G06F13/1626

    摘要： Machine-readable media, methods, and apparatus are described which order memory transactions to increase utilization of multiple memory channels. In some embodiments, a processor may determine an issue order for memory transactions based on the memory channels that are to service the memory transactions. In some embodiments, the processor attempts to obtain an issue order that minimizes or reduces the number of idle periods experienced by the memory channels. Further, the processor may issue the memory transactions to an external memory controller for servicing in the determined issue order.

    摘要翻译： 描述了命令存储器事务以增加多个存储器通道的利用率的机器可读介质，方法和装置。 在一些实施例中，处理器可以基于要对存储器事务进行服务的存储器通道来确定存储器事务的发布顺序。 在一些实施例中，处理器尝试获得使存储器通道经历的空闲周期数量最小化或减少的问题顺序。 此外，处理器可以将存储器事务发布到外部存储器控制器，以按照确定的发布顺序进行维修。