公开(公告)号：US10403601B2

公开(公告)日：2019-09-03

申请号：US15623580

申请日：2017-06-15

申请人： FAIRCHILD SEMICONDUCTOR CORPORATION

发明人： Seungwon Im ,  Oseob Jeon ,  JoonSeo Son ,  Mankyo Jong ,  Olaf Zschieschang

IPC分类号： H01L25/065 ,  H01L23/373 ,  H01L21/56 ,  H01L23/538 ,  H01L25/07 ,  H01L23/31 ,  H01L23/00

摘要： Implementations of semiconductor packages may include: a first substrate having a first dielectric layer coupled between a first metal layer and a second metal layer; a second substrate having a second dielectric layer coupled between a third metal layer and a fourth metal layer. A first die may be coupled with a first electrical spacer coupled in a space between and coupled with the first substrate and the second substrate and a second die may be coupled with a second electrical spacer coupled in a space between and coupled with the first substrate and the second substrate.

公开(公告)号：US09177925B2

公开(公告)日：2015-11-03

申请号：US14092485

申请日：2013-11-27

申请人： Fairchild Semiconductor Corporation

发明人： Ahmad R. Ashrafzadeh ,  Vijay G. Ullal ,  Justin Chiang ,  Daniel Kinzer ,  Michael M. Dube ,  Oseob Jeon ,  Chung-Lin Wu ,  Maria Cristina Estacio

IPC分类号： H01L23/48 ,  H01L23/64 ,  H01L23/31 ,  H01L23/538 ,  H01L23/00 ,  H01L25/16 ,  H01L23/14 ,  H01L23/15

CPC分类号： H01L25/0652 ,  H01L23/145 ,  H01L23/147 ,  H01L23/15 ,  H01L23/3121 ,  H01L23/5389 ,  H01L23/645 ,  H01L24/19 ,  H01L25/16 ,  H01L2224/0401 ,  H01L2224/06181 ,  H01L2224/16225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2225/06531 ,  H01L2225/06548 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/1431 ,  H01L2924/1433 ,  H01L2924/1532 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/19107 ,  H01L2924/00

摘要： In one general aspect, a method can include forming a redistribution layer on a substrate using a first electroplating process, and forming a conductive pillar on the redistribution layer using a second electroplating process. The method can include coupling a semiconductor die to the redistribution layer, and can include forming a molding layer encapsulating at least a portion of the redistribution layer and at least a portion of the conductive pillar.

摘要翻译： 在一个一般方面，一种方法可以包括使用第一电镀工艺在衬底上形成再分配层，以及使用第二电镀工艺在再分配层上形成导电柱。 该方法可以包括将半导体管芯耦合到再分配层，并且可以包括形成封装再分布层的至少一部分和导电柱的至少一部分的成型层。

公开(公告)号：US08866218B2

公开(公告)日：2014-10-21

申请号：US13918562

申请日：2013-06-14

申请人： Fairchild Semiconductor Corporation

发明人： Daniel M. Kinzer ,  Steven Sapp ,  Chung-Lin Wu ,  Oseob Jeon ,  Bigidis Dosdos

IPC分类号： H01L29/66 ,  H01L23/62 ,  H01L23/02 ,  H01L29/78 ,  H01L29/417 ,  H01L23/00

CPC分类号： H01L29/7827 ,  H01L24/13 ,  H01L29/41766 ,  H01L29/66666 ,  H01L29/7809 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2224/131 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/00

摘要： In one general aspect, a system can include a through-silicon-via (TSV) coupling a drain region associated with a vertical transistor to a back metal disposed on a second side of the substrate opposite the first side. The system can include a first metal layer, and a second metal layer aligned orthogonal to the first metal layer. The system can define a conduction path extending substantially vertically through the TSV to the substrate and laterally through the substrate.

摘要翻译： 在一个一般方面，系统可以包括将与垂直晶体管相关联的漏极区域与布置在与第一侧相对的衬底的第二侧上的背面金属耦合的穿硅通孔（TSV）。 该系统可以包括第一金属层和与第一金属层正交排列的第二金属层。 该系统可以限定通过TSV基本垂直延伸到衬底并横向穿过衬底的导电路径。

公开(公告)号：US09478519B2

公开(公告)日：2016-10-25

申请号：US14927871

申请日：2015-10-30

申请人： Fairchild Semiconductor Corporation

发明人： Ahmad R. Ashrafzadeh ,  Vijay G. Ullal ,  Justin Chiang ,  Daniel Kinzer ,  Michael M. Dube ,  Oseob Jeon ,  Chung-Lin Wu ,  Maria Cristina Estacio

IPC分类号： H01L29/00 ,  H01L25/065 ,  H01L23/31 ,  H01L23/538 ,  H01L23/00 ,  H01L25/16 ,  H01L23/14 ,  H01L23/15

CPC分类号： H01L25/0652 ,  H01L23/145 ,  H01L23/147 ,  H01L23/15 ,  H01L23/3121 ,  H01L23/5389 ,  H01L23/645 ,  H01L24/19 ,  H01L25/16 ,  H01L2224/0401 ,  H01L2224/06181 ,  H01L2224/16225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2225/06531 ,  H01L2225/06548 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/1431 ,  H01L2924/1433 ,  H01L2924/1532 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/19107 ,  H01L2924/00

摘要： In one general aspect, a method can include forming a redistribution layer on a substrate using a first electroplating process, and forming a conductive pillar on the redistribution layer using a second electroplating process. The method can include coupling a semiconductor die to the redistribution layer, and can include forming a molding layer encapsulating at least a portion of the redistribution layer and at least a portion of the conductive pillar.

摘要翻译： 在一个一般方面，一种方法可以包括使用第一电镀工艺在衬底上形成再分配层，以及使用第二电镀工艺在再分配层上形成导电柱。 该方法可以包括将半导体管芯耦合到再分配层，并且可以包括形成封装再分布层的至少一部分和导电柱的至少一部分的成型层。

公开(公告)号：US09159656B2

公开(公告)日：2015-10-13

申请号：US14019351

申请日：2013-09-05

申请人： Fairchild Semiconductor Corporation

发明人： Oseob Jeon ,  Yoonhwa Choi ,  Boon Huan Gooi ,  Maria Cristina B. Estacio ,  David Chong ,  Tan Teik Keng ,  Shibaek Nam ,  Rajeev Joshi ,  Chung-Lin Wu ,  Venkat Iyer ,  Lay Yeap Lim ,  Byoung-Ok Lee

IPC分类号： H01L23/495 ,  H01L21/56 ,  H01L23/31 ,  H01L23/498 ,  H01L23/00 ,  H01L25/065

CPC分类号： H01L24/29 ,  H01L21/561 ,  H01L23/3121 ,  H01L23/4951 ,  H01L23/49558 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/49861 ,  H01L24/32 ,  H01L24/36 ,  H01L24/40 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/97 ,  H01L25/0655 ,  H01L2223/54406 ,  H01L2223/54486 ,  H01L2224/16 ,  H01L2224/291 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29299 ,  H01L2224/293 ,  H01L2224/32057 ,  H01L2224/32225 ,  H01L2224/40245 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45169 ,  H01L2224/45565 ,  H01L2224/456 ,  H01L2224/45644 ,  H01L2224/45669 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/48237 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/4943 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/83385 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/85013 ,  H01L2224/97 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/00012 ,  H01L2224/13111 ,  H01L2924/0665 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/37099

摘要： Semiconductor die packages are disclosed. An exemplary semiconductor die package includes a premolded substrate. The premolded substrate can have a semiconductor die attached to it, and an encapsulating material may be disposed over the semiconductor die.

摘要翻译： 公开了半导体管芯封装。 示例性半导体管芯封装包括预成型衬底。 预成型基板可以具有附接到其上的半导体管芯，并且封装材料可以设置在半导体管芯上方。

公开(公告)号：US20140167238A1

公开(公告)日：2014-06-19

申请号：US14019351

申请日：2013-09-05

申请人： Fairchild Semiconductor Corporation

发明人： Oseob Jeon ,  Yoonhwa Choi ,  Boon Huan Gooi ,  Maria Cristina B. Estacio ,  David Chong ,  Tan Teik Keng ,  Shibaek Nam ,  Rajeev Joshi ,  Chung-Lin Wu ,  Venkat Iyer ,  Lay Yeap Lim ,  Byoung-Ok Lee

IPC分类号： H01L23/495 ,  H01L23/00

CPC分类号： H01L24/29 ,  H01L21/561 ,  H01L23/3121 ,  H01L23/4951 ,  H01L23/49558 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/49861 ,  H01L24/32 ,  H01L24/36 ,  H01L24/40 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/97 ,  H01L25/0655 ,  H01L2223/54406 ,  H01L2223/54486 ,  H01L2224/16 ,  H01L2224/291 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29299 ,  H01L2224/293 ,  H01L2224/32057 ,  H01L2224/32225 ,  H01L2224/40245 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45169 ,  H01L2224/45565 ,  H01L2224/456 ,  H01L2224/45644 ,  H01L2224/45669 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/48237 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/4943 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2224/83385 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/85013 ,  H01L2224/97 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/00012 ,  H01L2224/13111 ,  H01L2924/0665 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/37099

摘要： Semiconductor die packages are disclosed. An exemplary semiconductor die package includes a premolded substrate. The premolded substrate can have a semiconductor die attached to it, and an encapsulating material may be disposed over the semiconductor die.

摘要翻译： 公开了半导体管芯封装。 示例性半导体管芯封装包括预成型衬底。 预成型基板可以具有附接到其上的半导体管芯，并且封装材料可以设置在半导体管芯上方。