公开(公告)号：US20100031376A1

公开(公告)日：2010-02-04

申请号：US12181357

申请日：2008-07-29

申请人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson ,  Carl-Otto Nilsen

发明人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson ,  Carl-Otto Nilsen

IPC分类号： G06F21/02

CPC分类号： G06F21/87

摘要： Apparatus, method and program product detect an attempt to tamper with a microchip by determining that an electrical path comprising one or more connections and a metal plate attached to the backside of a microchip has become disconnected or otherwise altered. A tampering attempt may also be detected in response to the presence of an electrical path that should not be present, as may result from the microchip being incorrectly reconstituted. Actual and/or deceptive paths may be automatically selected and monitored to further confound a reverse engineering attempt.

摘要翻译： 装置，方法和程序产品通过确定包括一个或多个连接的电路径和连接到微芯片的背面的金属板已经断开或以其他方式改变来检测试图篡改微芯片。 响应于不可能存在的电路径的存在，也可以检测到篡改尝试，这可能是因为微芯片被错误地重新构成。 可以自动选择和监视实际和/或欺骗性路径，以进一步混淆反向工程尝试。

公开(公告)号：US09003559B2

公开(公告)日：2015-04-07

申请号：US12181357

申请日：2008-07-29

申请人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson ,  Carl-Otto Nilsen

发明人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson ,  Carl-Otto Nilsen

IPC分类号： G06F1/26 ,  G06F11/00 ,  G08B13/00 ,  G08B21/00 ,  G08B29/00 ,  G06F21/87

CPC分类号： G06F21/87

摘要： Apparatus, method and program product detect an attempt to tamper with a microchip by determining that an electrical path comprising one or more connections and a metal plate attached to the backside of a microchip has become disconnected or otherwise altered. A tampering attempt may also be detected in response to the presence of an electrical path that should not be present, as may result from the microchip being incorrectly reconstituted. Actual and/or deceptive paths may be automatically selected and monitored to further confound a reverse engineering attempt.

摘要翻译： 装置，方法和程序产品通过确定包括一个或多个连接的电路径和连接到微芯片的背面的金属板已经断开或以其他方式改变来检测试图篡改微芯片。 响应于不可能存在的电路径的存在，也可以检测到篡改尝试，这可能是因为微芯片被错误地重新构成。 可以自动选择和监视实际和/或欺骗性路径，以进一步混淆反向工程尝试。

公开(公告)号：US07838336B2

公开(公告)日：2010-11-23

申请号：US11860226

申请日：2007-09-24

申请人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

发明人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

IPC分类号： H01L21/98

CPC分类号： H01L21/563 ,  H01L24/83 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/81365 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06582 ,  H01L2924/0001 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2224/13099

摘要： A method of making an integrated circuit package includes forming a through hole in an integrated circuit and assembling a die containing the integrated circuit on a carrier so that the die is mechanically and electrically connected to the carrier. Thereafter, an underfill material is dispensed between the die and the carrier via the through hole.

摘要翻译： 制造集成电路封装的方法包括在集成电路中形成通孔并将包含集成电路的管芯组装在载体上，使得管芯机械地和电连接到载体上。 此后，通过通孔将底部填充材料分配在模具和载体之间。

公开(公告)号：US20100026313A1

公开(公告)日：2010-02-04

申请号：US12181365

申请日：2008-07-29

申请人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

发明人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

IPC分类号： G01R31/12 ,  G01R27/26

CPC分类号： H01L23/576 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19104 ,  H01L2924/3011 ,  H01L2224/0401

摘要： Apparatus, method and program product may detect an attempt to tamper with a microchip by detecting an unacceptable alteration in a measured capacitance associated with capacitance structures proximate the backside of a microchip. The capacitance structures typically comprise metallic shapes and may connect using through-silicon vias to active sensing circuitry within the microchip. In response to the sensed change, a shutdown, spoofing, self-destruct or other defensive action may be initiated to protect security sensitive circuitry of the microchip.

摘要翻译： 装置，方法和程序产品可以通过检测与微芯片的背面附近的电容结构相关联的测量电容中的不可接受的改变来检测试图篡改微芯片。 电容结构通常包括金属形状，并且可以使用硅硅通孔连接到微芯片内的主动感测电路。 响应于感测到的变化，可以启动关机，欺骗，自毁或其他防御动作以保护微芯片的安全敏感电路。

公开(公告)号：US20100025864A1

公开(公告)日：2010-02-04

申请号：US12183483

申请日：2008-07-31

申请人： Mark J. Bailey ,  Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

发明人： Mark J. Bailey ,  Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

IPC分类号： H01L23/49 ,  H01L21/31

CPC分类号： H01L24/85 ,  H01L23/3121 ,  H01L23/3135 ,  H01L23/552 ,  H01L23/66 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2223/6611 ,  H01L2223/6622 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/83951 ,  H01L2224/85801 ,  H01L2224/8592 ,  H01L2924/00014 ,  H01L2924/01028 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/06 ,  H01L2224/78 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/05599

摘要： A wirebond interconnect structure, having ground pads and signal pads, to which wirebonds are electrically coupled, disposed on a component, is provided and includes a first coating to insulate at least the wirebonds and the signal pads with at least the ground pads exposed, and a second coating, surrounding the first coating, in electrical communication with the ground pads. The first coating is sufficiently thick to achieve a consistent characteristic impedance when the second coating is applied.

摘要翻译： 提供了一种具有接地焊盘和信号焊盘的引线接合互连结构，所述接地焊盘和信号焊盘设置在组件上，电连接到所述接地焊盘和信号焊盘，并且包括使至少所述接地焊盘暴露的至少绝缘至所述焊盘和所述信号焊盘的第一涂层，以及 围绕第一涂层的第二涂层与接地焊盘电连通。 当施加第二涂层时，第一涂层足够厚以实现一致的特征阻抗。

公开(公告)号：US20100031375A1

公开(公告)日：2010-02-04

申请号：US12181352

申请日：2008-07-29

申请人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

发明人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

IPC分类号： G06F21/02

CPC分类号： G06F21/75 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2224/0401

摘要： Method and apparatus and associated method of detecting microchip tampering may include a conductive element in electrical communication with multiple sensors for verifying that signal degradation occurs at an expected region of the conductive element. A detected variance from the expected region may automatically trigger an action for impeding an integrated circuit exploitation process.

摘要翻译： 用于检测微芯片篡改的方法和装置以及相关联的方法可以包括与多个传感器电连通的导电元件，用于验证在导电元件的预期区域处发生信号劣化。 检测到的与预期区域的差异可以自动地触发阻止集成电路开发过程的动作。

公开(公告)号：US20090183364A1

公开(公告)日：2009-07-23

申请号：US12016261

申请日：2008-01-18

申请人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

发明人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

IPC分类号： H05K3/30

CPC分类号： H05K1/147 ,  H01L2224/16227 ,  H01L2224/73253 ,  H05K1/0203 ,  H05K1/141 ,  H05K2201/046 ,  H05K2201/10159 ,  H05K2201/10484 ,  H05K2201/10515 ,  Y10T29/4913

摘要： A method of serially connecting devices utilizing flexible circuits in a semi-stacking configuration includes positioning a first flexible circuit on a carrier, the first flexible circuit includes a bottom surface and a top surface, a portion of the bottom surface is mounted to the carrier while another portion of the bottom surface is elevated at a first angle with respect to the carrier; coupling a first device on a portion of the top surface of the first flexible circuit, the first device being elevated at the first angle; positioning a second flexible circuit on the carrier, the second flexible circuit having an upper surface and a lower surface, a portion of the lower surface is mounted to the carrier while another portion of the lower surface is elevated at a second angle with respect to the carrier and overlapped over a top surface portion of the first device; and coupling a second device on a portion of the upper surface of the second flexible circuit, the second device being elevated at the second angle.

摘要翻译： 使用半堆叠配置中的柔性电路串联连接装置的方法包括将第一柔性电路定位在载体上，第一柔性电路包括底表面和顶表面，底表面的一部分安装到载体上， 底表面的另一部分相对于载体以第一角度升高; 将第一装置联接在第一柔性电路的顶表面的一部分上，第一装置以第一角度升高; 将第二柔性电路定位在所述载体上，所述第二柔性电路具有上表面和下表面，所述下表面的一部分安装到所述载体上，而所述下表面的另一部分相对于所述下表面以第二角度升高 载体并重叠在第一装置的顶表面部分上; 以及将所述第二装置联接在所述第二柔性电路的所述上表面的一部分上，所述第二装置以第二角度升高。

公开(公告)号：US07667487B2

公开(公告)日：2010-02-23

申请号：US11971966

申请日：2008-01-10

申请人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

发明人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

IPC分类号： H03K19/173

CPC分类号： G06F1/26

摘要： A circuit assembly includes a functional chip and a first capacitor. The functional chip includes a first logic island and a second logic island. The first capacitor is configured to be selectively coupled (e.g., at different times) to a first power supply terminal of the first logic island and a second power supply terminal of the second logic island.

摘要翻译： 电路组件包括功能芯片和第一电容器。 功能芯片包括第一逻辑岛和第二逻辑岛。 第一电容器被配置为选择性地耦合（例如，在不同的时间）耦合到第一逻辑岛的第一电源端子和第二逻辑岛的第二电源端子。

公开(公告)号：US20090179669A1

公开(公告)日：2009-07-16

申请号：US11971966

申请日：2008-01-10

申请人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

发明人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

IPC分类号： H03K19/0175 ,  G06F1/26

CPC分类号： G06F1/26

摘要： A circuit assembly includes a functional chip and a first capacitor. The functional chip includes a first logic island and a second logic island. The first capacitor is configured to be selectively coupled (e.g., at different times) to a first power supply terminal of the first logic island and a second power supply terminal of the second logic island.

摘要翻译： 电路组件包括功能芯片和第一电容器。 功能芯片包括第一逻辑岛和第二逻辑岛。 第一电容器被配置为选择性地耦合（例如，在不同的时间）耦合到第一逻辑岛的第一电源端子和第二逻辑岛的第二电源端子。

公开(公告)号：US20090058425A1

公开(公告)日：2009-03-05

申请号：US11848652

申请日：2007-08-31

申请人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

发明人： Gerald K. Bartley ,  Darryl J. Becker ,  Paul E. Dahlen ,  Philip R. Germann ,  Andrew B. Maki ,  Mark O. Maxson

IPC分类号： G01R31/02

CPC分类号： G01R31/2808 ,  H05K1/0268 ,  H05K1/0298 ,  H05K1/111 ,  H05K2201/09063

摘要： An apparatus for testing electrical continuity of a surface mounted (SMT) electrical board includes: a printed wiring board having a first surface and an opposite second surface; a conductive signal line disposed on each of the first and second surfaces of the printed wiring board; an electrical component disposed on and electrically connected to the conductive signal line on the first surface; and a through hole extending through the printed wiring board and the conductive signal line on the second surface of the printed wiring board exposing a surface side of the conductive signal line facing the first surface of the printed wiring board. The through hole is unplated in an inside bore defining the through hole and the through hole allows direct access to the conductive signal line on the first surface to test continuity of the conductive signal line on the first surface connected to the electrical component from the second surface of the printed wiring board.

摘要翻译： 一种用于测试表面安装（SMT）电气板的电气连续性的装置包括：具有第一表面和相对的第二表面的印刷线路板; 布置在所述印刷电路板的所述第一表面和所述第二表面中的每一个上的导电信号线; 设置在第一表面上并电连接到第一表面上的导电信号线的电气部件; 以及延伸穿过印刷线路板的通孔和印刷线路板的第二表面上的导电信号线，其暴露导电信号线的面对印刷线路板的第一表面的表面侧。 在限定通孔的内孔中没有通孔，并且通孔允许直接进入第一表面上的导电信号线，以测试从第二表面连接到电气部件的第一表面上的导电信号线的连续性 的印刷线路板。