公开(公告)号：US20070134941A1

公开(公告)日：2007-06-14

申请号：US11297485

申请日：2005-12-08

申请人： Huang Liu ,  Bei Zhang ,  Wuping Liu ,  John Sudijono ,  Liang Hsia

发明人： Huang Liu ,  Bei Zhang ,  Wuping Liu ,  John Sudijono ,  Liang Hsia

IPC分类号： H01L21/469

CPC分类号： H01L21/31058 ,  B05D3/068 ,  H01J2237/04735 ,  H01J2237/3156 ,  H01L21/02112 ,  H01L21/02274 ,  H01L21/02351 ,  H01L21/3105 ,  H01L21/312 ,  H01L21/31633 ,  H01L21/76825 ,  H01L21/76834

摘要： An example embodiment is a method of curing a film over a semiconductor structure. We provide a semiconductor structure comprised of a substrate and an interconnect structure. We provide a film over the semiconductor structure. We provide an electron source, an anode grid between the electron source and the semiconductor structure. We cure the film by exposing the film to an electron beam from the electron source that passes through the anode grid. We control the electron beam by controlling the bias voltage between the anode grid and the semiconductor structure. Another embodiment is a tool for curing a film.

摘要翻译： 示例性实施例是在半导体结构上固化膜的方法。 我们提供由衬底和互连结构组成的半导体结构。 我们提供半导体结构的电影。 我们提供电子源，电子源和半导体结构之间的阳极栅极。 我们通过将膜暴露于电子源通过阳极栅格的电子束来固化膜。 我们通过控制阳极栅极和半导体结构之间的偏置电压来控制电子束。 另一个实施例是用于固化膜的工具。

公开(公告)号：US07678586B2

公开(公告)日：2010-03-16

申请号：US11297485

申请日：2005-12-08

申请人： Huang Liu ,  Bei Chao Zhang ,  Wuping Liu ,  John Leonard Sudijono ,  Liang Choo Hsia

发明人： Huang Liu ,  Bei Chao Zhang ,  Wuping Liu ,  John Leonard Sudijono ,  Liang Choo Hsia

IPC分类号： H01L21/00

CPC分类号： H01L21/31058 ,  B05D3/068 ,  H01J2237/04735 ,  H01J2237/3156 ,  H01L21/02112 ,  H01L21/02274 ,  H01L21/02351 ,  H01L21/3105 ,  H01L21/312 ,  H01L21/31633 ,  H01L21/76825 ,  H01L21/76834

摘要： An example embodiment is a method of curing a film over a semiconductor structure. We provide a semiconductor structure comprised of a substrate and an interconnect structure. We provide a film over the semiconductor structure. We provide an electron source, an anode grid between the electron source and the semiconductor structure. We cure the film by exposing the film to an electron beam from the electron source that passes through the anode grid. We control the electron beam by controlling the bias voltage between the anode grid and the semiconductor structure. Another embodiment is a tool for curing a film.

摘要翻译： 示例性实施例是在半导体结构上固化膜的方法。 我们提供由衬底和互连结构组成的半导体结构。 我们提供半导体结构的电影。 我们提供电子源，电子源和半导体结构之间的阳极栅极。 我们通过将膜暴露于电子源通过阳极栅格的电子束来固化膜。 我们通过控制阳极栅极和半导体结构之间的偏置电压来控制电子束。 另一个实施例是用于固化膜的工具。

公开(公告)号：US06528886B2

公开(公告)日：2003-03-04

申请号：US10135330

申请日：2002-04-29

申请人： Huang Liu ,  John Sudijono ,  Juan Boon Tan ,  Edwin Goh ,  Alan Cuthbertson ,  Arthur Ang ,  Feng Chen ,  Qiong Li ,  Peter Chew

发明人： Huang Liu ,  John Sudijono ,  Juan Boon Tan ,  Edwin Goh ,  Alan Cuthbertson ,  Arthur Ang ,  Feng Chen ,  Qiong Li ,  Peter Chew

IPC分类号： H01L2348

CPC分类号： H01L21/76826 ,  H01L21/31612 ,  H01L21/31629 ,  H01L21/76831

摘要： An intermetal dielectric structure for integrated circuits is provided having a premetal dielectric and a metal line thereon, with a SRO liner on the premetal dielectric layer and the metal lines, a FGS dielectric layer over the SRO liner, a SRO film over the FGS dielectric layer, and a TEOS dielectric layer over the SRO film. Vias through the FGS dielectric layer are treated to have fluorine-free regions around the vias. The structure is not subject to fluorine attack on the metal lines or vias while having a stable FGS dielectric layer with less fluorine out-gassing and out-diffusion.

摘要翻译： 提供了一种用于集成电路的金属间电介质结构，其上具有前金属电介质和金属线，在前金属介电层和金属线上具有SRO衬垫，在SRO衬垫上的FGS电介质层，在FGS介电层上的SRO膜 ，以及SRO膜上的TEOS电介质层。 通过FGS介电层的通孔被处理成在通孔周围具有无氟区域。 该结构不会对金属线或通孔发生氟侵蚀，同时具有较少氟排出和扩散的稳定的FGS介电层。

公开(公告)号：US06211040B1

公开(公告)日：2001-04-03

申请号：US09398285

申请日：1999-09-20

申请人： Huang Liu ,  John Sudijono ,  Charles Lin ,  Quah Ya Lin

发明人： Huang Liu ,  John Sudijono ,  Charles Lin ,  Quah Ya Lin

IPC分类号： H01L2176

CPC分类号： H01L21/02164 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/31612 ,  H01L21/76224

摘要： A method for depositing silicon dioxide between features has been achieved. The method may be applied intermetal dielectrics, interlevel dielectric, or shallow trench isolations. This method prevents dielectric voids, corner clipping, and plasma induced damage in very small feature applications. Features, such as conductive traces, are provided overlying a semiconductor substrate where the spaces between the features form gaps. A silicon dioxide liner layer is deposited overlying the features and lining the gaps, yet leaving the gaps open. The silicon dioxide liner layer depositing step is by high density plasma, chemical vapor deposition (HDP CVD) using a gas mixture comprising silane, oxygen, and argon. The argon gas pressure, chamber pressure, and the sputter rf energy are kept low. A silicon dioxide gap filling layer is deposited overlying the silicon dioxide liner layer to fill the gaps, and the integrated circuit device is completed. The silicon dioxide gap filling layer depositing step is by high density plasma, chemical vapor deposition (HDP CVD) using a gas mixture comprising silane, oxygen, and argon. The argon gas pressure and chamber pressure are kept low while the sputter rf energy is increased.

摘要翻译： 已经实现了在特征之间沉积二氧化硅的方法。 该方法可以应用金属间电介质，层间电介质或浅沟槽隔离。 该方法在非常小的特征应用中防止电介质空隙，拐角限制和等离子体引起的损坏。 提供诸如导电迹线的特征覆盖在半导体衬底上，其中特征之间的空隙形成间隙。 沉积二氧化硅衬垫层覆盖特征并衬里间隙，但留下间隙打开。 二氧化硅衬层沉积步骤是使用包含硅烷，氧和氩的气体混合物的高密度等离子体，化学气相沉积（HDP CVD）。 氩气压力，室压力和溅射能量保持较低。 沉积二氧化硅间隙填充层，覆盖二氧化硅衬垫层以填充间隙，并且完成集成电路器件。 二氧化硅间隙填充层沉积步骤是使用包含硅烷，氧和氩的气体混合物的高密度等离子体化学气相沉积（HDP CVD）。 氩气压力和室压力保持较低，同时溅射能量增加。

公开(公告)号：US06451687B1

公开(公告)日：2002-09-17

申请号：US09721898

申请日：2000-11-24

申请人： Huang Liu ,  John Sudijono ,  Juan Boon Tan ,  Edwin Goh ,  Alan Cuthbertson ,  Arthur Ang ,  Feng Chen ,  Qiong Li ,  Peter Chew

发明人： Huang Liu ,  John Sudijono ,  Juan Boon Tan ,  Edwin Goh ,  Alan Cuthbertson ,  Arthur Ang ,  Feng Chen ,  Qiong Li ,  Peter Chew

IPC分类号： H01L214763

CPC分类号： H01L21/76826 ,  H01L21/31612 ,  H01L21/31629 ,  H01L21/76831

摘要： An intermetal dielectric structure for integrated circuits and a manufacturing method therefore is provided having a premetal dielectric and a metal line thereon, with a SRO liner on the premetal dielectric layer and the metal lines, a FGS dielectric layer over the SRO liner, a SRO film over the FGS dielectric layer, and a TEOS dielectric layer over the SRO film. Vias through the FGS dielectric layer are treated to have fluorine-free regions around the vias. The structure is not subject to fluorine attack on the metal lines or vias while having a stable FGS dielectric layer with less fluorine out-gassing and out-diffusion.

公开(公告)号：US08405222B2

公开(公告)日：2013-03-26

申请号：US12825266

申请日：2010-06-28

申请人： Hong Yu ,  Huang Liu ,  Feng Zhao ,  Meisheng Zhou ,  Liang-Choo Hsia

发明人： Hong Yu ,  Huang Liu ,  Feng Zhao ,  Meisheng Zhou ,  Liang-Choo Hsia

IPC分类号： H01L21/00

CPC分类号： H01L21/76898 ,  H01L21/7684

摘要： A method of manufacture of an integrated circuit system includes: forming an etch stop layer over a bulk substrate; forming a buffer layer on the etch stop layer; forming a hard mask on the buffer layer; forming a through silicon via through the etch stop layer with the hard mask detected and the buffer layer removed with a low down force; and forming a passivation layer on the through silicon via and the etch stop layer.

摘要翻译： 集成电路系统的制造方法包括：在体基板上形成蚀刻停止层; 在所述蚀刻停止层上形成缓冲层; 在缓冲层上形成硬掩模; 通过所述蚀刻停止层形成穿透硅通孔，所述硬掩模被检测并且所述缓冲层以低的下压力去除; 以及在穿通硅通孔和蚀刻停止层上形成钝化层。

公开(公告)号：US08143651B2

公开(公告)日：2012-03-27

申请号：US12848999

申请日：2010-08-02

申请人： Johnny Widodo ,  Liang Choo Hsia ,  James Yong Meng Lee ,  Wen Zhi Gao ,  Zhao Lun ,  Huang Liu ,  Chung Woh Lai ,  Shailendra Mishra ,  Yew Tuck Chow ,  Fang Chen ,  Shiang Yang Ong

发明人： Johnny Widodo ,  Liang Choo Hsia ,  James Yong Meng Lee ,  Wen Zhi Gao ,  Zhao Lun ,  Huang Liu ,  Chung Woh Lai ,  Shailendra Mishra ,  Yew Tuck Chow ,  Fang Chen ,  Shiang Yang Ong

IPC分类号： H01L27/10 ,  H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/41783 ,  H01L21/28518 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823443 ,  H01L29/41725 ,  H01L29/665 ,  H01L29/7833

摘要： A processing layer, such as silicon, is formed on a metal silicide contact followed by a metal layer. The silicon and metal layers are annealed to increase the thickness of the metal silicide contact. By selectively increasing the thickness of silicide contacts, Rs of transistors in iso and nested regions can be matched.

摘要翻译： 在金属硅化物接触之后形成金属层，例如硅的处理层。 对硅和金属层进行退火以增加金属硅化物接触的厚度。 通过选择性地增加硅化物接触的厚度，可以匹配异和嵌套区域中的晶体管的Rs。

公开(公告)号：US07829422B2

公开(公告)日：2010-11-09

申请号：US11615007

申请日：2006-12-22

申请人： Johnny Widodo ,  Huang Liu ,  Sin Leng Lim

发明人： Johnny Widodo ,  Huang Liu ,  Sin Leng Lim

IPC分类号： H01L21/26 ,  H01L21/42

CPC分类号： H01L21/31695 ,  H01L21/02126 ,  H01L21/02203 ,  H01L21/02304 ,  H01L21/02348 ,  H01L21/31058 ,  H01L21/3122 ,  H01L21/76825 ,  H01L21/76832 ,  H01L21/76834

摘要： A device layer is configured to reduce change in stress characteristics due to subsequent processing to reduce cracking of a subsequently formed layer. The change in stress characteristics can be reduced by providing a shield layer over the device layer to protect the device layer from exposure to subsequently processing, such as curing medium used to form voids in an ultralow-k dielectric layer.

摘要翻译： 器件层被配置为减少由于随后的处理以减少随后形成的层的开裂的应力特性的变化。 通过在器件层上设置屏蔽层以保护器件层免于暴露于随后的加工，例如用于在超低k电介质层中形成空隙的固化介质，可以减小应力特性的变化。

公开(公告)号：US07795680B2

公开(公告)日：2010-09-14

申请号：US11952947

申请日：2007-12-07

申请人： Huang Liu ,  Alex K. H. See ,  James Lee ,  Johnny Widodo ,  Chung Woh Lai ,  Wenzhi Gao ,  Zhao Lun ,  Shailendra Mishra ,  Liang-Choo Hsia

发明人： Huang Liu ,  Alex K. H. See ,  James Lee ,  Johnny Widodo ,  Chung Woh Lai ,  Wenzhi Gao ,  Zhao Lun ,  Shailendra Mishra ,  Liang-Choo Hsia

IPC分类号： H01L29/04

CPC分类号： H01L21/02639 ,  H01L21/0237 ,  H01L21/02433 ,  H01L21/02521 ,  H01L21/02609 ,  H01L21/02636 ,  H01L21/76229 ,  H01L21/823807

摘要： An integrated circuit system that includes: providing a substrate; depositing a dielectric on the substrate; depositing an isolation dielectric on the dielectric; forming a trench through the isolation dielectric and the dielectric to expose the substrate; depositing a dielectric liner over the integrated circuit system; processing the dielectric liner to form a trench spacer; and depositing an epitaxial growth within the trench that includes a crystalline orientation that is substantially identical to the substrate.

摘要翻译： 一种集成电路系统，包括：提供衬底; 在基板上沉积电介质; 在电介质上沉积隔离电介质; 通过隔离电介质和电介质形成沟槽以露出衬底; 在所述集成电路系统上沉积电介质衬垫; 处理介电衬垫以形成沟槽间隔物; 以及在所述沟槽内沉积外延生长，其包括基本上与所述衬底相同的晶体取向。

公开(公告)号：US20100009527A1

公开(公告)日：2010-01-14

申请号：US12172724

申请日：2008-07-14

申请人： Yong Meng Lee ,  Chung Woh Lai ,  Huang Liu ,  Wenzhi Gao ,  Zhao Lun ,  Johnny Widodo ,  Shailendra Mishra ,  Liang-Choo Hsia

发明人： Yong Meng Lee ,  Chung Woh Lai ,  Huang Liu ,  Wenzhi Gao ,  Zhao Lun ,  Johnny Widodo ,  Shailendra Mishra ,  Liang-Choo Hsia

IPC分类号： H01L21/266

CPC分类号： H01L21/2652 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/823878 ,  H01L21/823892

摘要： A method for manufacturing an integrated circuit system that includes: providing a substrate; forming a mask layer over the substrate; implanting a first well through an opening in the mask layer into the substrate; and implanting a second well through the mask layer and the opening via a single implant into the substrate.

摘要翻译： 一种集成电路系统的制造方法，包括：提供基板; 在衬底上形成掩模层; 将第一阱通过掩模层中的开口植入衬底中; 以及将第二阱通过所述掩模层和所述开口经由单个植入物注入到所述衬底中。