公开(公告)号：US08846528B2

公开(公告)日：2014-09-30

申请号：US13306340

申请日：2011-11-29

申请人： Joung-Wei Liou ,  Chung-Chi Ko ,  Chia-Cheng Chou ,  Keng-Chu Lin

发明人： Joung-Wei Liou ,  Chung-Chi Ko ,  Chia-Cheng Chou ,  Keng-Chu Lin

IPC分类号： H01L21/44

CPC分类号： H01L21/02063 ,  H01L21/3105 ,  H01L21/76814 ,  H01L21/76825 ,  H01L21/76828

摘要： A dielectric layer having features etched thereon and a low dielectric constant, and that is carried by a semiconductor substrate. The etched dielectric layer is modified so its surface energy is reduced by at least one of: (a) applying thermal energy to the layer to cause the layer temperature to be between 100 C and 400 C; (b) irradiating the layer with electromagnetic energy; and/or (c) irradiating the layer with free ions.

摘要翻译： 具有蚀刻在其上的特征和低介电常数并且由半导体衬底承载的电介质层。 蚀刻的介电层被改性，使得其表面能量通过以下至少一个来降低：（a）向该层施加热能以使层温度在100℃和400℃之间; （b）用电磁能照射该层; 和/或（c）用游离离子照射该层。

公开(公告)号：US08481412B2

公开(公告)日：2013-07-09

申请号：US12893399

申请日：2010-09-29

申请人： Chung-Chi Ko ,  Chia Cheng Chou ,  Keng-Chu Lin ,  Joung-Wei Liou ,  Shwang-Ming Jeng ,  Mei-Ling Chen

发明人： Chung-Chi Ko ,  Chia Cheng Chou ,  Keng-Chu Lin ,  Joung-Wei Liou ,  Shwang-Ming Jeng ,  Mei-Ling Chen

IPC分类号： H01L21/425

CPC分类号： H01L21/768 ,  H01L21/02126 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/02203 ,  H01L21/3105 ,  H01L21/70 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76814 ,  H01L21/76825 ,  H01L21/76828

摘要： A method of and apparatus for forming interconnects on a substrate includes etching patterns in ultra-low k dielectric and removing moisture from the ultra-low k dielectric using active energy assist baking. During active energy assist baking, the ultra-low k dielectric is heated and exposed to light having only wavelengths greater than 400 nm for about 1 to about 20 minutes at a temperature of about 300 to about 400 degrees Celsius. The active energy assist baking is performed after wet-cleaning or after chemical mechanical polishing, or both.

摘要翻译： 用于在衬底上形成互连的方法和装置包括在超低k电介质中的蚀刻图案，并且使用主动能量辅助烘烤从超低k电介质去除湿气。 在活性能量辅助烘烤期间，在约300至约400摄氏度的温度下，超低k电介质被加热并暴露于仅具有大于400nm波长的光约1至约20分钟。 活性能量辅助烘烤在湿清洗或化学机械抛光之后进行，或两者都进行。

公开(公告)号：US20130032955A1

公开(公告)日：2013-02-07

申请号：US13204507

申请日：2011-08-05

申请人： Joung-Wei Liou ,  Hui-Chun Yang ,  Yu-Yun Peng ,  Keng-Chu Lin

发明人： Joung-Wei Liou ,  Hui-Chun Yang ,  Yu-Yun Peng ,  Keng-Chu Lin

IPC分类号： H01L21/31 ,  H01L23/29 ,  H01L21/28

CPC分类号： H01L21/76879 ,  H01L21/02123 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02321 ,  H01L21/76801 ,  H01L21/7682 ,  H01L21/76829 ,  H01L23/31 ,  H01L23/481 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2221/1047 ,  H01L2924/0002 ,  H01L2924/00

摘要： A system and method for a low-k dielectric layer are provided. A preferred embodiment comprises forming a matrix and forming a porogen within the matrix. The porogen comprises an organic ring structure with fewer than fifteen carbons and a large percentage of single bonds. Additionally, the porogen may have a viscosity greater than 1.3 and a Reynolds numbers less than 0.5.

公开(公告)号：US08258629B2

公开(公告)日：2012-09-04

申请号：US12060999

申请日：2008-04-02

申请人： Joung-Wei Liou ,  Keng-Chu Lin ,  Shwang-Ming Jeng

发明人： Joung-Wei Liou ,  Keng-Chu Lin ,  Shwang-Ming Jeng

IPC分类号： H01L23/48

CPC分类号： H01L23/522 ,  H01L21/02348 ,  H01L21/31 ,  H01L21/76825 ,  H01L23/53295 ,  H01L23/562 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05553 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105

摘要： An integrated circuit structure including reflective metal pads is provided. The integrated circuit structure includes a semiconductor substrate; a first low-k dielectric layer overlying the semiconductor substrate, wherein the first low-k dielectric layer is a top low-k dielectric layer; a second low-k dielectric layer immediately underlying the first low-k dielectric layer; and a reflective metal pad in the second low-k dielectric layer.

摘要翻译： 提供了包括反射金属焊盘的集成电路结构。 集成电路结构包括半导体衬底; 覆盖半导体衬底的第一低k电介质层，其中第一低k电介质层是顶部低k电介质层; 位于第一低k电介质层下面的第二低k电介质层; 以及第二低k电介质层中的反射金属焊盘。

公开(公告)号：US20090250792A1

公开(公告)日：2009-10-08

申请号：US12060999

申请日：2008-04-02

申请人： Joung-Wei Liou ,  Keng-Chu Lin ,  Shwang-Ming Jeng

发明人： Joung-Wei Liou ,  Keng-Chu Lin ,  Shwang-Ming Jeng

IPC分类号： H01L23/544

CPC分类号： H01L23/522 ,  H01L21/02348 ,  H01L21/31 ,  H01L21/76825 ,  H01L23/53295 ,  H01L23/562 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05553 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105

摘要： An integrated circuit structure including reflective metal pads is provided. The integrated circuit structure includes a semiconductor substrate; a first low-k dielectric layer overlying the semiconductor substrate, wherein the first low-k dielectric layer is a top low-k dielectric layer; a second low-k dielectric layer immediately underlying the first low-k dielectric layer; and a reflective metal pad in the second low-k dielectric layer.

摘要翻译： 提供了包括反射金属焊盘的集成电路结构。 集成电路结构包括半导体衬底; 覆盖半导体衬底的第一低k电介质层，其中第一低k电介质层是顶部低k电介质层; 位于第一低k电介质层下面的第二低k电介质层; 以及第二低k电介质层中的反射金属焊盘。

公开(公告)号：US08853858B2

公开(公告)日：2014-10-07

申请号：US13571276

申请日：2012-08-09

申请人： Joung-Wei Liou ,  Keng-Chu Lin ,  Shwang-Ming Jeng

发明人： Joung-Wei Liou ,  Keng-Chu Lin ,  Shwang-Ming Jeng

IPC分类号： H01L23/48 ,  H01L23/00 ,  H01L21/31 ,  H01L23/532 ,  H01L21/02 ,  H01L23/522 ,  H01L21/768

CPC分类号： H01L23/522 ,  H01L21/02348 ,  H01L21/31 ,  H01L21/76825 ,  H01L23/53295 ,  H01L23/562 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05553 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105

摘要： An integrated circuit structure including reflective metal pads is provided. The integrated circuit structure includes a semiconductor substrate; a first low-k dielectric layer overlying the semiconductor substrate, wherein the first low-k dielectric layer is a top low-k dielectric layer; a second low-k dielectric layer immediately underlying the first low-k dielectric layer; and a reflective metal pad in the second low-k dielectric layer.

摘要翻译： 提供了包括反射金属焊盘的集成电路结构。 集成电路结构包括半导体衬底; 覆盖半导体衬底的第一低k电介质层，其中第一低k电介质层是顶部低k电介质层; 位于第一低k电介质层下面的第二低k电介质层; 以及第二低k电介质层中的反射金属焊盘。

公开(公告)号：US09349689B2

公开(公告)日：2016-05-24

申请号：US13452446

申请日：2012-04-20

申请人： Hui-Chun Yang ,  Mei-Ling Chen ,  Keng-Chu Lin ,  Joung-Wei Liou

发明人： Hui-Chun Yang ,  Mei-Ling Chen ,  Keng-Chu Lin ,  Joung-Wei Liou

IPC分类号： H01L21/4763 ,  H01L23/532 ,  H01L21/285 ,  H01L21/768

CPC分类号： H01L23/5226 ,  H01L21/28562 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/7681 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/7685 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor devices, methods of manufacture thereof, and methods of forming conductive features thereof are disclosed. A semiconductor device includes an insulating material layer disposed over a workpiece. The insulating material layer includes a silicon-containing material comprising about 13% or greater of carbon (C). A conductive feature is disposed within the insulating material layer. The conductive feature includes a capping layer disposed on a top surface thereof.

摘要翻译： 公开了半导体器件，其制造方法以及形成其导电特征的方法。 半导体器件包括设置在工件上方的绝缘材料层。 绝缘材料层包括含有约13％或更多碳（C）的含硅材料。 导电特征设置在绝缘材料层内。 导电特征包括设置在其顶表面上的覆盖层。

公开(公告)号：US09054110B2

公开(公告)日：2015-06-09

申请号：US13204507

申请日：2011-08-05

申请人： Joung-Wei Liou ,  Hui-Chun Yang ,  Yu-Yun Peng ,  Keng-Chu Lin

发明人： Joung-Wei Liou ,  Hui-Chun Yang ,  Yu-Yun Peng ,  Keng-Chu Lin

IPC分类号： H01L21/4763 ,  H01L23/532 ,  H01L21/768 ,  H01L21/02

CPC分类号： H01L21/76879 ,  H01L21/02123 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02321 ,  H01L21/76801 ,  H01L21/7682 ,  H01L21/76829 ,  H01L23/31 ,  H01L23/481 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2221/1047 ,  H01L2924/0002 ,  H01L2924/00

摘要： A system and method for a low-k dielectric layer are provided. A preferred embodiment comprises forming a matrix and forming a porogen within the matrix. The porogen comprises an organic ring structure with fewer than fifteen carbons and a large percentage of single bonds. Additionally, the porogen may have a viscosity greater than 1.3 and a Reynolds numbers less than 0.5.

摘要翻译： 提供了一种用于低k电介质层的系统和方法。 优选的实施方案包括形成基质并在基质内形成致孔剂。 致孔剂包括具有少于15个碳原子和大量单键的有机环结构。 此外，致孔剂可能具有大于1.3的粘度和小于0.5的雷诺数。

公开(公告)号：US08889567B2

公开(公告)日：2014-11-18

申请号：US13234946

申请日：2011-09-16

申请人： Yu-Yun Peng ,  Keng-Chu Lin ,  Joung-Wei Liou ,  Hui-Chun Yang

发明人： Yu-Yun Peng ,  Keng-Chu Lin ,  Joung-Wei Liou ,  Hui-Chun Yang

IPC分类号： H01L21/316 ,  H01L21/3105 ,  C23C16/56 ,  C23C16/52 ,  H01L21/02 ,  C23C16/40 ,  H01L21/768

CPC分类号： H01L23/5329 ,  C23C16/401 ,  C23C16/52 ,  C23C16/56 ,  H01L21/02126 ,  H01L21/02203 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/31058 ,  H01L21/7682 ,  H01L23/562 ,  H01L2221/1047 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods and apparatus for a low k dielectric layer of porous SiCOH. A method includes placing a semiconductor substrate into a vapor deposition chamber; introducing reactive gases into the vapor deposition chamber to form a dielectric film comprising SiCOH and a decomposable porogen; depositing the dielectric film to have a ratio of Si—CH3 to SiOnetwork bonds of less than or equal to 0.25; and performing a cure for a cure time to remove substantially all of the porogen from the dielectric film. In one embodiment the porogen comprises a cyclic hydrocarbon. The porogen may be UV curable. In embodiments, different lowered Si—CH3 to SiOnetwork ratios for the deposition of the dielectric film are disclosed. An apparatus of a semiconductor device including the low k dielectric layers is disclosed.

摘要翻译： 多孔SiCOH的低k电介质层的方法和装置。 一种方法包括将半导体衬底放置在气相沉积室中; 将反应性气体引入气相沉积室以形成包含SiCOH和可分解致孔剂的电介质膜; 沉积介电膜以使Si-CH3与SiO网络键的比例小于或等于0.25; 并进行固化固化时间以从电介质膜基本上除去所有致孔剂。 在一个实施方案中，致孔剂包含环状烃。 造孔剂可以是UV固化的。 在实施例中，公开了用于沉积电介质膜的不同降低的Si-CH 3与SiO网络比。 公开了一种包括低k电介质层的半导体器件的装置。

公开(公告)号：US20130277853A1

公开(公告)日：2013-10-24

申请号：US13452446

申请日：2012-04-20

申请人： Hui-Chun Yang ,  Mei-Ling Chen ,  Keng-Chu Lin ,  Joung-Wei Liou

发明人： Hui-Chun Yang ,  Mei-Ling Chen ,  Keng-Chu Lin ,  Joung-Wei Liou

IPC分类号： H01L23/498 ,  H01L21/768

CPC分类号： H01L23/5226 ,  H01L21/28562 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/7681 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/7685 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor devices, methods of manufacture thereof, and methods of forming conductive features thereof are disclosed. A semiconductor device includes an insulating material layer disposed over a workpiece. The insulating material layer includes a silicon-containing material comprising about 13% or greater of carbon (C). A conductive feature is disposed within the insulating material layer. The conductive feature includes a capping layer disposed on a top surface thereof.

摘要翻译： 公开了半导体器件，其制造方法以及形成其导电特征的方法。 半导体器件包括设置在工件上方的绝缘材料层。 绝缘材料层包括含有约13％或更多碳（C）的含硅材料。 导电特征设置在绝缘材料层内。 导电特征包括设置在其顶表面上的覆盖层。