利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

31 条记录 (耗时 0.024 秒)

    Method of fabricating a polymer waveguide
    1.
    发明授权
    Method of fabricating a polymer waveguide 有权
    制造聚合物波导的方法

    公开(公告)号：US09036956B2

    公开(公告)日：2015-05-19

    申请号：US13399098

    申请日：2012-02-17

    申请人： Chun-Hao Tseng ,  Wan-Yu Lee ,  Hai-Ching Chen ,  Tien-I Bao

    发明人： Chun-Hao Tseng ,  Wan-Yu Lee ,  Hai-Ching Chen ,  Tien-I Bao

    IPC分类号： G02B6/12 ,  G02B6/138 ,  F21V8/00 ,  G02B6/42

    CPC分类号： G02B6/12004 ,  G02B6/0083 ,  G02B6/132 ,  G02B6/136 ,  G02B6/138 ,  G02B6/4214 ,  G02B2006/12061 ,  G02B2006/12104 ,  G02B2006/12121 ,  G02B2006/12176

    摘要： A method of fabricating a waveguide device is disclosed. The method includes providing a substrate having an elector-interconnection region and a waveguide region and forming a patterned dielectric layer and a patterned redistribution layer (RDL) over the substrate in the electro-interconnection region. The method also includes bonding the patterned RDL to a vertical-cavity surface-emitting laser (VCSEL) through a bonding stack. A reflecting-mirror trench is formed in the substrate in the waveguide region, and a reflecting layer is formed over a reflecting-mirror region inside the waveguide region. The method further includes forming and patterning a bottom cladding layer in a wave-tunnel region inside the waveguide region and forming and patterning a core layer and a top cladding layer in the waveguide region.

    摘要翻译： 公开了一种制造波导器件的方法。 该方法包括提供具有选通互连区域和波导区域的衬底，并且在电互连区域中的衬底上形成图案化电介质层和图案化再分配层（RDL）。 该方法还包括通过结合堆叠将图案化的RDL结合到垂直腔表面发射激光器（VCSEL）。 在波导区域的基板上形成反射镜沟槽，反射层形成在波导区域内的反射镜区域的上方。 该方法还包括在波导区域内的波通道区域中形成和图案化底包层，并且在波导区域中形成和图案化芯层和顶包层。

    METHOD OF FABRICATION POLYMER WAVEGUIDE
    2.
    发明申请
    METHOD OF FABRICATION POLYMER WAVEGUIDE 有权
    制造聚合物波导的方法

    公开(公告)号：US20130216177A1

    公开(公告)日：2013-08-22

    申请号：US13399098

    申请日：2012-02-17

    申请人： Chun-Hao Tseng ,  Wan-Yu Lee ,  Hai-Ching Chen ,  Tien-I Bao

    发明人： Chun-Hao Tseng ,  Wan-Yu Lee ,  Hai-Ching Chen ,  Tien-I Bao

    IPC分类号： G02B6/122 ,  B32B38/10 ,  B32B37/02

    CPC分类号： G02B6/12004 ,  G02B6/0083 ,  G02B6/132 ,  G02B6/136 ,  G02B6/138 ,  G02B6/4214 ,  G02B2006/12061 ,  G02B2006/12104 ,  G02B2006/12121 ,  G02B2006/12176

    摘要： A method of fabricating a waveguide device is disclosed. The method includes providing a substrate having an elector-interconnection region and a waveguide region and forming a patterned dielectric layer and a patterned redistribution layer (RDL) over the substrate in the electro-interconnection region. The method also includes bonding the patterned RDL to a vertical-cavity surface-emitting laser (VCSEL) through a bonding stack. A reflecting-mirror trench is formed in the substrate in the waveguide region, and a reflecting layer is formed over a reflecting-mirror region inside the waveguide region. The method further includes forming and patterning a bottom cladding layer in a wave-tunnel region inside the waveguide region and forming and patterning a core layer and a top cladding layer in the waveguide region.

    摘要翻译： 公开了一种制造波导器件的方法。 该方法包括提供具有选通互连区域和波导区域的衬底，并且在电互连区域中的衬底上形成图案化电介质层和图案化再分配层（RDL）。 该方法还包括通过结合堆叠将图案化的RDL结合到垂直腔表面发射激光器（VCSEL）。 在波导区域的基板上形成反射镜沟槽，反射层形成在波导区域内的反射镜区域的上方。 该方法还包括在波导区域内的波通道区域中形成和图案化底包层，并且在波导区域中形成和图案化芯层和顶包层。

    Copper etch scheme for copper interconnect structure
    5.
    发明授权
    Copper etch scheme for copper interconnect structure 有权
    铜互连结构的铜蚀刻方案

    公开(公告)号：US08735278B2

    公开(公告)日：2014-05-27

    申请号：US13550951

    申请日：2012-07-17

    申请人： Ming Han Lee ,  Hai-Ching Chen ,  Hsiang-Huan Lee ,  Tien-I Bao ,  Chi-Lin Teng

    发明人： Ming Han Lee ,  Hai-Ching Chen ,  Hsiang-Huan Lee ,  Tien-I Bao ,  Chi-Lin Teng

    IPC分类号： H01L21/4763

    CPC分类号： H01L23/53238 ,  H01L21/76834 ,  H01L21/76867 ,  H01L21/76885 ,  H01L21/76897 ,  H01L2924/0002 ,  H01L2924/00

    摘要： The present disclosure is directed to a method of manufacturing an interconnect structure in which a low-k dielectric layer is formed over a semiconductor substrate followed by formation of a copper or copper alloy layer over the low-k dielectric layer. The copper or copper alloy layer is patterned and etched to form a copper body having recesses, which are then filled with a low-k dielectric material. The method allows for formation of a damascene structures without encountering the various problems presented by non-planar features and by porus low-K dielectric damage.

    摘要翻译： 本公开涉及一种制造互连结构的方法，其中在半导体衬底上形成低k电介质层，然后在低k电介质层上形成铜或铜合金层。 铜或铜合金层被图案化和蚀刻以形成具有凹部的铜体，然后填充有低k电介质材料。 该方法允许形成镶嵌结构，而不会遇到由非平面特征和孔隙低K电介质损伤所呈现的各种问题。

    Air gap for interconnect application
    10.
    发明授权
    Air gap for interconnect application 有权
    互连应用的气隙

    公开(公告)号：US07682963B2

    公开(公告)日：2010-03-23

    申请号：US11867308

    申请日：2007-10-04

    申请人： Hai-Ching Chen ,  Sunil Kumar Singh ,  Tien-I Bao ,  Shau-Lin Shue ,  Chen-Hua Yu

    发明人： Hai-Ching Chen ,  Sunil Kumar Singh ,  Tien-I Bao ,  Shau-Lin Shue ,  Chen-Hua Yu

    IPC分类号： H01L21/4763

    CPC分类号： H01L23/5222 ,  H01L21/7682 ,  H01L23/53252 ,  H01L2924/0002 ,  H01L2924/00

    摘要： The present disclosure provides a method for fabricating an integrated circuit. The method includes forming an energy removable film (ERF) on a substrate; forming a first dielectric layer on the ERF; patterning the ERF and first dielectric layer to form a trench in the ERF and the first dielectric layer; filling a conductive material in the trench; forming a ceiling layer on the first dielectric layer and conductive material filled in the trench; and applying energy to the ERF to form air gaps in the ERF after the forming of the ceiling layer.

    摘要翻译： 本公开提供了一种用于制造集成电路的方法。 该方法包括在基板上形成能量可去除膜（ERF）; 在ERF上形成第一介电层; 图案化ERF和第一介电层以在ERF和第一介电层中形成沟槽; 在沟槽中填充导电材料; 在第一介电层上形成顶层和填充在沟槽中的导电材料; 并且在形成天花板层之后，向ERF施加能量以在ERF中形成气隙。