公开(公告)号：US20080230902A1

公开(公告)日：2008-09-25

申请号：US11689282

申请日：2007-03-21

申请人： Yaojian LIN ,  Qing ZHANG ,  Haijing CAO

发明人： Yaojian LIN ,  Qing ZHANG ,  Haijing CAO

IPC分类号： H01L23/482 ,  H01L21/60

CPC分类号： H01L24/11 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/0231 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05647 ,  H01L2224/11009 ,  H01L2224/11019 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2224/13099 ,  H01L2224/05552

摘要： A solder bump is formed on a high-topography, electroplated copper pad integrating a first and second passivation layer. A sacrifice layer is deposited over the second passivation layer. The sacrifice layer is lithographically patterned. A via is etched in the sacrifice layer. A solder bump is formed in the via. A portion of the sacrifice layer is removed using the solder bump as a mask. A semiconductor device includes a substrate, an input/output (I/O) pad disposed over the substrate, a first passivation layer disposed over a portion of the I/O pad, a first conductive layer disposed over the first passivation layer, a second passivation layer disposed over the first conductive layer, a sacrifice layer disposed over the second passivation layer, the sacrifice layer having a via, and a solder bump formed in the via, the solder bump used as a mask to remove a portion of the sacrifice layer.

摘要翻译： 在集成了第一和第二钝化层的高地形电镀铜焊盘上形成焊料凸块。 牺牲层沉积在第二钝化层上。 牺牲层被光刻图案化。 在牺牲层中蚀刻通孔。 在通孔中形成焊料凸块。 使用焊料凸块作为掩模去除牺牲层的一部分。 半导体器件包括衬底，设置在衬底上的输入/输出（I / O）焊盘，设置在I / O焊盘的一部分上的第一钝化层，设置在第一钝化层上的第一导电层，第二钝化层 设置在所述第一导电层上的钝化层，设置在所述第二钝化层上的牺牲层，所述牺牲层具有通孔和形成在所述通孔中的焊料凸块，所述焊料凸块用作掩模以去除所述牺牲层的一部分 。

公开(公告)号：US20090117702A1

公开(公告)日：2009-05-07

申请号：US11936461

申请日：2007-11-07

申请人： Yaojian LIN ,  Haijing CAO ,  Qing ZHANG

发明人： Yaojian LIN ,  Haijing CAO ,  Qing ZHANG

IPC分类号： H01L21/02 ,  H01L21/44

CPC分类号： H01L23/5227 ,  H01L23/645 ,  H01L24/03 ,  H01L24/05 ,  H01L24/48 ,  H01L28/10 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/056 ,  H01L2224/451 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/45099

摘要： A semiconductor device has a substrate with an inductor formed on its surface. First and second contact pads are formed on the substrate. A passivation layer is formed over the substrate and first and second contact pads. An insulating layer is formed over the passivation layer. The insulating layer is removed over the first contact pad, but not from the second contact pad. A metal layer is formed over the first contact pad. The metal layer is coiled on the surface of the substrate to produce inductive properties. The formation of the metal layer involves use of a wet etchant. The second contact pad is protected from the wet etchant by the insulating layer. The insulating layer is removed from the second contact pad after forming the metal layer over the first contact pad. An external connection is formed on the second contact pad.

摘要翻译： 半导体器件具有在其表面上形成有电感器的基板。 第一和第二接触垫形成在基板上。 在衬底和第一和第二接触焊盘之上形成钝化层。 在钝化层上形成绝缘层。 绝缘层在第一接触焊盘上移除，但不从第二接触焊盘移除。 金属层形成在第一接触垫上。 金属层被卷绕在基板的表面上以产生感应特性。 金属层的形成涉及使用湿蚀刻剂。 第二接触垫被绝缘层从湿蚀刻剂保护。 在第一接触垫上形成金属层之后，从第二接触焊盘去除绝缘层。 在第二接触垫上形成外部连接。

公开(公告)号：US20090079094A1

公开(公告)日：2009-03-26

申请号：US11859416

申请日：2007-09-21

申请人： Yaojian LIN

发明人： Yaojian LIN

IPC分类号： H01L23/52 ,  H01L21/58

CPC分类号： H01L24/13 ,  H01L24/11 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/05001 ,  H01L2224/05016 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05171 ,  H01L2224/05184 ,  H01L2224/05556 ,  H01L2224/05571 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/1147 ,  H01L2224/11901 ,  H01L2224/11906 ,  H01L2224/13076 ,  H01L2224/13078 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/136 ,  H01L2924/0001 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/00014

摘要： A flip chip semiconductor package has a substrate with a plurality of active devices. A contact pad is formed on the substrate in electrical contact with the plurality of active devices. A passivation layer, second barrier layer, and adhesion layer are formed between the substrate and an intermediate conductive layer. The intermediate conductive layer is in electrical contact with the contact pad. A copper inner core pillar is formed by plating over the intermediate conductive layer. The inner core pillar has a rectangular, cylindrical, toroidal, or hollow cylinder form factor. A solder bump is formed around the inner core pillar by plating solder material and reflowing the solder material to form the solder bump. A first barrier layer and wetting layer are formed between the inner core pillar and solder bump. The solder bump is in electrical contact with the intermediate conductive layer.

摘要翻译： 倒装芯片半导体封装具有带有多个有源器件的衬底。 接触焊盘形成在与多个有源器件电接触的衬底上。 在基板和中间导电层之间形成钝化层，第二阻挡层和粘附层。 中间导电层与接触垫电接触。 通过在中间导电层上电镀形成铜内核柱。 内芯柱具有矩形，圆柱形，环形或中空圆柱形。 通过电镀焊料材料并回流焊料材料形成焊料凸点，在内芯柱周围形成焊料凸块。 在内芯柱和焊料凸块之间形成第一阻挡层和润湿层。 焊料凸块与中间导电层电接触。

公开(公告)号：US20080233731A1

公开(公告)日：2008-09-25

申请号：US11689319

申请日：2007-03-21

申请人： Yaojian LIN ,  Robert Charles FRYE

发明人： Yaojian LIN ,  Robert Charles FRYE

IPC分类号： H01L21/44

CPC分类号： H01L28/40 ,  H01L23/5223 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105

摘要： A method of manufacturing a semiconductor device includes providing a substrate having a first conductive layer disposed on a top surface of the substrate. A high resistivity layer is formed over the substrate and the first conductive layer. A dielectric layer is deposited over the substrate, first conductive layer and high resistivity layer. A portion of the dielectric layer, high resistivity layer, and first conductive layer forms a capacitor stack. A first passivation layer is formed over the dielectric layer. A second conductive layer is formed over the capacitor stack and a portion of the first passivation layer. A first opening is etched in the dielectric layer to expose a surface of the high resistivity layer. A third and fourth conductive layer is deposited over the first opening in the dielectric layer and a portion of the first passivation layer.

摘要翻译： 一种制造半导体器件的方法包括提供具有设置在基板的顶表面上的第一导电层的基板。 在基板和第一导电层上形成高电阻率层。 介电层沉积在衬底，第一导电层和高电阻率层上。 介电层，高电阻率层和第一导电层的一部分形成电容器叠层。 在电介质层上形成第一钝化层。 在电容器堆叠和第一钝化层的一部分上形成第二导电层。 在电介质层中蚀刻第一开口以暴露高电阻率层的表面。 在电介质层中的第一开口和第一钝化层的一部分上沉积第三和第四导电层。

公开(公告)号：US20090079041A1

公开(公告)日：2009-03-26

申请号：US11860377

申请日：2007-09-24

申请人： Rui HUANG ,  Yaojian LIN ,  Seng Guan CHOW

发明人： Rui HUANG ,  Yaojian LIN ,  Seng Guan CHOW

IPC分类号： H01L23/29 ,  H01L21/56

CPC分类号： H01L21/561 ,  H01L21/563 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/552 ,  H01L24/05 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/48 ,  H01L24/81 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/105 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68345 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04073 ,  H01L2224/05556 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/274 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2224/48465 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81005 ,  H01L2224/81801 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/1052 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/0665 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/19042 ,  H01L2924/19107 ,  H01L2924/30105 ,  H01L2924/3025 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A wafer level semiconductor package has a substrate and an RF module and baseband module coupled to the substrate with solder bumps. An underfill material is disposed under the RF module and baseband module. A first shielding layer is applied to a first surface of the substrate. A seed layer is deposited on the substrate and RF module and baseband module. A second shielding layer is plated over the seed layer, except over the contact pads on the substrate. The second shielding layer can be made from copper, gold, nickel, or aluminum. The first and second shielding layers substantially cover the wafer level semiconductor package to isolate the baseband module from electromagnetic interference generated by the RF module. The first and second shielding layers are grounded through the substrate.

摘要翻译： 晶片级半导体封装具有衬底和RF模块以及基板模块，该模块和基板模块通过焊料凸块耦合到衬底。 在RF模块和基带模块之下设置底部填充材料。 第一屏蔽层被施加到基板的第一表面。 种子层沉积在基板和RF模块和基带模块上。 除了衬底上的接触焊盘之外，在种子层上电镀第二屏蔽层。 第二屏蔽层可以由铜，金，镍或铝制成。 第一和第二屏蔽层基本上覆盖晶片级半导体封装以将基带模块与由RF模块产生的电磁干扰隔离。 第一和第二屏蔽层通过衬底接地。