公开(公告)号：CN101276640B

公开(公告)日：2010-06-09

申请号：CN200810005991.7

申请日：2008-02-25

Applicant: 富士通微电子株式会社

Inventor： 富田浩由

IPC: G11C11/406

CPC classification number: G11C11/406 ,  G11C11/40603 ,  G11C11/40622 ,  G11C2211/4061

Abstract: 本发明公开了半导体存储器、系统及半导体存储器的操作方法。指示对刷新操作的允许/禁止的局部刷新信息被根据外部输入来设置，并被作为局部设置信号而输出。刷新请求信号被周期性地输出，该刷新请求信号对应于刷新操作被允许的存储器块。在局部刷新信息被外部输入改变的时间段中，屏蔽局部设置信号以允许对所有存储器块的刷新操作。因此，即使当改变局部刷新信息的定时与刷新请求信号的发生定时重叠时，也可以防止响应于刷新请求的刷新操作的禁止。结果，可以安全地执行刷新操作，并可以防止半导体存储器的误动作。

公开(公告)号：CN101145546B

公开(公告)日：2010-06-09

申请号：CN200710146868.2

申请日：2007-08-24

Applicant: 富士通微电子株式会社

Inventor： 加藤祯胤 ,  藤泽哲也 ,  佐藤光孝 ,  吉田英治

IPC: H01L23/367 ,  H01L21/50

CPC classification number: H01L23/4334 ,  H01L21/561 ,  H01L23/3128 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/05553 ,  H01L2224/32013 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01056 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/10162 ,  H01L2924/10329 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/16152 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/92247 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件具有优良散热特性结构。通过使用粘合剂材料将第一散热部设置在线路板上。通过使用粘合剂材料将半导体元件粘着在第一散热部上。通过引线将半导体元件与设置在线路板上的电极连接。通过使用导电粘合剂材料将覆盖半导体元件和引线的第二散热部接合至第一散热部。通过树脂密封第二散热部除其平坦上部之外的内部和外部。通过上述过程，制造了半导体器件。在半导体元件中产生并传送至第一散热部的热量从第一散热部的边缘部分释放出去。此外，在半导体元件中产生并传送至第一散热部的热量传送至导电粘合剂材料和第二散热部，并从第二散热部的平坦上部释放出去。

公开(公告)号：CN101106326B

公开(公告)日：2010-06-09

申请号：CN200710135813.1

申请日：2007-07-13

Applicant: 富士通微电子株式会社

Inventor： 永冶好宏 ,  松本敬史

IPC: H02M3/156

CPC classification number: H02M3/1588 ,  Y02B70/1466

Abstract: 本发明提供一种转换效率好、不需要外部二极管的DC-DC转换器。DC-DC转换器具有：主NMOS晶体管(FET1)，形成主开关元件；驱动器(DVH1)，驱动主NMOS晶体管(FET1)的栅极端子；电容器(C2)，连接在主NMOS晶体管(FET1)的源极端子和驱动器(DVH1)的电源端子之间；NMOS晶体管(FET3)，连接在到达输入电源的路径和驱动器(DVH1)的电源端子之间。NMOS晶体管(FET3)在主NMOS晶体管(FET1)导通时被截止，在主NMOS晶体管(FET1)截止时被导通。

公开(公告)号：CN101030446B

公开(公告)日：2010-06-02

申请号：CN200610109869.5

申请日：2006-08-18

Applicant: 富士通微电子株式会社

Inventor： 牧康彦

IPC: G11C11/412 ,  H01L27/11

CPC classification number: G11C11/412 ,  G11C11/413

Abstract: 本发明公开了一种半导体存储器件，包括第一反相器(1L)和第二反相器(1R)，控制第一反相器(1L)的输出端和位线(11)的连接的第一选择晶体管(N1)，以及控制第二反相器(1R)的输出端和位线(12)的连接的第二选择晶体管(N2)，其中第一反相器(1L)具有第一负载晶体管(P1)和第一驱动晶体管(N3)并且第二反相器(1R)具有第二负载晶体管(P2)和第二驱动晶体管(N4)，起到存储单元(1)的作用，并且在第一驱动晶体管(N3)的导通状态下可被输出的驱动电流量与在第一选择晶体管(N1)的导通状态下可被输出的驱动电流量之比大于第一预定信。

公开(公告)号：CN1688934B

公开(公告)日：2010-05-26

申请号：CN03823714.8

申请日：2003-02-27

Applicant: 富士通微电子株式会社

Inventor： 南孝宜

IPC: G03F1/08 ,  G03F7/20 ,  H01L21/027 ,  H01L21/28

CPC classification number: G03F1/30 ,  G03F1/32 ,  G03F1/36 ,  G03F1/70 ,  G03F7/203

Abstract: 提供一种半导体器件的制造方法，使用半色调相移掩膜(11)和莱温松相移掩膜(12)进行双重曝光处理，半色调相移掩膜(11)具备插入在栅极图案(1)与栅极图案(1)间距离大的部位而构成的可分辨线宽的辅助图案(2a)和分辨界限以下的线宽的辅助图案(2b)，莱温松相移掩膜(12)具有对应于光掩膜(11)的栅极图案(1)的辅助图案(3)。这时，除掉辅助图案(2a)、(2b)，仅转印栅极图案(1)。这样，在用双重曝光处理进行图案转印时，可以提高图案的共同焦点深度，实现线宽的高度均匀化，从而可制造可靠性高的半导体器件。

公开(公告)号：CN101326633B

公开(公告)日：2010-05-26

申请号：CN200580052213.8

申请日：2005-12-02

Applicant: 富士通微电子株式会社

Inventor： 永井孝一 ,  王文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11502 ,  H01L27/11507

Abstract: 本发明提供一种能够防止形成在绝缘膜孔内的导电插塞变成接触不良的半导体器件及其制作方法。一种半导体器件，包括：形成在硅衬底10上的基底绝缘膜25；形成在基底绝缘膜25上的电容器Q；覆盖电容器Q的层间绝缘膜35；形成在层间绝缘膜35上的第一层金属布线45；覆盖层间绝缘膜35和第一层金属布线45，且在第一层金属布线45的上方具有第一膜厚的单层的第一绝缘膜48；形成在第一绝缘膜48上的第一电容器保护绝缘膜50；形成在第一电容器保护绝缘膜50上，且在第一层金属布线45的上方具有比第一膜厚更厚的第二膜厚的第一盖绝缘膜51；形成在第一层金属布线45上的绝缘膜48、50、51上的第三孔54a；形成在第三孔54a内的第五导电插塞57。

公开(公告)号：CN101042853B

公开(公告)日：2010-05-26

申请号：CN200610111940.3

申请日：2006-08-28

Applicant: 富士通微电子株式会社

Inventor： 小川清隆 ,  菅原久

IPC: G09G5/04 ,  G09G5/06 ,  H04N1/64 ,  H04N9/64

CPC classification number: H04N9/69 ,  G06T5/009 ,  G06T2200/28 ,  G06T2207/10024 ,  H04N1/6027

Abstract: 本发明提供了一种图像处理装置。用于为每种颜色存储四种类型的校正数据表的存储区域被提供为RAM1到RAM4，所述校正数据表由一种颜色的灰度级数据被校正后得到的数据进行配置。第一选择器从存储在RAM1到RAM4中的校正数据表中选择从中获得彩色图像的三种基色中的每一种的灰度级数据的校正数据的三种类型的校正数据表。第二选择器从第一选择器选择的校正数据表中获得三种基色中的每一种的灰度级数据的校正数据。CPU使得在RAM1到RAM4中除了存储第一选择器选择的校正数据表的RAM以外的RAM存储由校正数据被改变后得到的数据来配置的校正数据表。

公开(公告)号：CN1988673B

公开(公告)日：2010-05-19

申请号：CN200610168304.4

申请日：2006-12-20

Applicant: 富士通微电子株式会社

Inventor： 井仓幸一 ,  福冈智博

IPC: H04N9/64 ,  H04N9/68 ,  H04N9/04

CPC classification number: G06T5/005 ,  G06T5/20 ,  G06T2207/10024 ,  H04N1/401 ,  H04N5/3675

Abstract: 本发明提供了图像处理电路和图像处理方法，用于对图像进行处理来校正颜色数据中包括的子像素的像素值，从而减少颜色差异。图像处理电路包括分别对应于多个子像素(颜色)的多个缺陷确定电路。每个缺陷确定电路确定对应子像素(或者说第一子像素)是否包括缺陷，并且产生确定信号。缺陷确定电路向与分别多个子像素(颜色)相对应的多个校正电路中的每个提供确定信号。在至少一个确定信号指示出缺陷时每个校正电路产生对应第一子像素的经校正值。

公开(公告)号：CN1938825B

公开(公告)日：2010-05-12

申请号：CN200580010207.6

申请日：2005-05-10

Applicant: 富士通微电子株式会社

Inventor： 川村和郎

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

Abstract: 本发明提供半导体装置及其制造方法。该半导体装置具有：在源极/漏极扩散层(64)上形成Ni膜(66)的工序；通过进行热处理，使Ni膜(66)中的下层侧的部分和源极/漏极扩散层(64)中的上层侧的部分反应，在源极/漏极扩散层(64)上形成Ni2Si膜(70b)的第一热处理工序；有选择地蚀刻除去Ni膜(66)中的未反应的部分的工序；通过进行热处理，进一步使Ni2Si膜(70b)源极/漏极扩散层(64)中的上层侧的部分反应的第二热处理工序。

公开(公告)号：CN101009269B

公开(公告)日：2010-05-12

申请号：CN200610077183.2

申请日：2006-04-27

Applicant: 富士通微电子株式会社

Inventor： 西村隆雄 ,  平冈哲也

IPC: H01L25/00 ,  H01L23/488 ,  H01L23/50 ,  H01L21/60

CPC classification number: H01L23/49589 ,  H01L23/49503 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/743 ,  H01L25/16 ,  H01L2224/27013 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48195 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/743 ,  H01L2224/83192 ,  H01L2224/83385 ,  H01L2224/92247 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/15738 ,  H01L2924/15747 ,  H01L2924/1576 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01026 ,  H01L2924/00 ,  H01L2924/0665 ,  H01L2924/0695

Abstract: 一种能够防止电极端子与管芯焊盘之间的接触以及能够确保进行电极端子的导线接合的半导体器件。形成无源元件，使各电极端子的垂直高度高于元件部分的高度。更具体地，电极端子的每个横断面积均略大于元件部分的横断面积。因此，各电极端子的上部和下部略高于元件部分(从元件部分突出)。通过粘合剂固定无源元件，使元件部分定位于高位部分上，从而近似平行于衬底表面。此外，各电极端子的一部分(底部)分别定位于凹入部分内的各空间。因此，在各电极端子与管芯焊盘之间形成预定空间。