公开(公告)号：CN103247547A

公开(公告)日：2013-08-14

申请号：CN201210340219.7

申请日：2012-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅

IPC: H01L21/603 ,  H01L21/56 ,  H01L23/31 ,  H01L23/538

CPC classification number: H01L25/105 ,  H01L21/4803 ,  H01L21/4846 ,  H01L21/563 ,  H01L23/14 ,  H01L23/145 ,  H01L23/147 ,  H01L23/3121 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/49838 ,  H01L23/49866 ,  H01L23/5384 ,  H01L23/5385 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/15321 ,  H01L2924/00

Abstract: 提供了通过使用中介层和非流动型底部填充(NUF)层形成堆叠封装(PoP)封装件的机制。插入框架改进了封装件的形状因数，能够减小接合结构的间距。通过利用用于接合的半导体管芯的连接件上的热量和插入框架的连接件上的热量，NUF层使半导体管芯和插入框架能够接合至衬底。由半导体管芯和插入框架提供的热量还将NUF层转换成底部填充。通过使用插入框架和NUF层形成的PoP结构提高了产率并具有更好的可靠性性能。本发明提供了用于具有插入框架的封装件的非流动型底部填充。

公开(公告)号：CN101339910B

公开(公告)日：2010-06-02

申请号：CN200810096240.0

申请日：2008-05-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭祖宽 ,  许国经 ,  李建勋 ,  吴俊毅 ,  梁裕民

IPC: H01L21/50 ,  H01L21/60 ,  H01L21/56 ,  H01L21/78

CPC classification number: H01L23/3178 ,  H01L21/561 ,  H01L23/3114 ,  H01L23/3185 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/13023 ,  H01L2224/16 ,  H01L2224/94 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/10157 ,  H01L2924/14 ,  H01L2224/03 ,  H01L2224/11

Abstract: 本发明公开一种晶片级芯片尺寸封装(wafer-level chip-scale package)的制造方法，包括：形成多个导电柱于一半导体晶片的一第一表面上，该半导体晶片中具有多个裸片；以干蚀刻形成至少一沟槽于该半导体晶片的该第一表面中，其中该沟槽定义至少一分界线于所述多个裸片间；沉积一包覆材料于该第一表面上；穿过该包覆材料切割一凹陷于该沟槽中，其中该切割留下一部分半导体材料于该半导体晶片的一第二面上；以及研磨该第二面以移除该部分半导体材料，并分离所述多个裸片。本发明的优点为借由使用干蚀刻在沟槽中产生较平坦的侧壁，减低了破裂或形成缺口的风险。

公开(公告)号：CN101170088A

公开(公告)日：2008-04-30

申请号：CN200710100856.6

申请日：2007-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅

IPC: H01L23/48 ,  H01L23/14

CPC classification number: H01L23/5389 ,  H01L23/142 ,  H01L23/49866 ,  H01L23/562 ,  H01L24/19 ,  H01L24/82 ,  H01L2224/04105 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/92244 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/30107 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2924/013

Abstract: 一种半导体封装结构，包括：基板层，其成分包括合金42材料；晶粒，附着于基板层的第一侧面上；及互连线结构，位于晶粒上，其中互连线结构包括插塞及连接晶粒的导线。本发明的优点在于合金42材料和半导体晶粒有近似的热膨胀系数，因此由封装体施加给晶粒的应力可以减少。

公开(公告)号：CN1667825A

公开(公告)日：2005-09-14

申请号：CN200510008634.2

申请日：2005-02-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯锦珊 ,  翁烔城 ,  杨瑞玲 ,  吴俊毅

IPC: H01L23/52 ,  H01L23/528 ,  H01L23/535 ,  H01L21/768

CPC classification number: H01L23/3677 ,  G06F17/5077 ,  G06F2217/80 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是一种金属导线结构及其制程，所述金属导线结构，包括：一半导体基底；多层介电层，层叠于半导体基底上；至少两上层导线片段，沿第一方向延伸，且位于介电层中的同一层内；以及至少一下层导线片段，沿第一方向延伸，且位于上层导线片段下方的介电层中，并经由至少两接触插栓与上层导线片段形成电性接触。本发明能够降低因电流通过导线所产生的焦耳热，以提升集成电路长久可靠度表现。

公开(公告)号：CN119471899A

公开(公告)日：2025-02-18

申请号：CN202411478218.8

申请日：2024-10-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  夏兴国 ,  曾智伟 ,  吴俊毅 ,  巢瑞麟

IPC: G02B6/12 ,  G02B6/122 ,  G02B6/13 ,  G02B6/42

Abstract: 介绍了光学器件及其制造方法，其中玻璃中介层与光学器件结合在一起。在一些实施例中，一种方法包括：形成第一光学封装件，然后将第一光学封装件接合至第一玻璃中介层。然后，第一玻璃中介层可以连接至第二中介层。

公开(公告)号：CN113314496B

公开(公告)日：2025-01-10

申请号：CN202110025945.9

申请日：2021-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/56 ,  H05K1/18

Abstract: 在实施例中，结构包括：芯衬底；耦接的再分布结构，再分布结构包括多个再分布层，多个再分布层包括介电层和金属化层；第一局部互连组件，嵌入多个再分布层的第一再分布层中，第一局部互连组件包括导电连接件，导电连接件接合至第一再分布层的金属化图案，第一再分布层的介电层密封第一局部互连组件；第一集成电路管芯，耦接至再分布结构；第二集成电路管芯，耦接至再分布结构，第一局部互连组件的互连结构将第一集成电路管芯电耦接至第二集成电路管芯；以及一组导电连接件，耦接至芯衬底的第二侧。本申请的实施例还涉及半导体结构及其形成方法和封装件。

公开(公告)号：CN112309874B

公开(公告)日：2024-11-15

申请号：CN202010237003.2

申请日：2020-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  刘重希

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/16 ,  H01L23/31

Abstract: 一种方法包括将封装部件放置在载体上方。封装部件包括器件管芯。将核心框架放置在载体上方。核心框架形成环绕第一封装部件的环。该方法还包括将核心框架和封装部件密封在密封剂中，在核心框架和封装部件上方形成再分布线，以及在封装部件上方形成电连接件，电连接件通过再分布线电耦合到封装部件。本发明的实施例还涉及封装件及其形成方法。

公开(公告)号：CN118795618A

公开(公告)日：2024-10-18

申请号：CN202410799287.2

申请日：2024-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  曾智伟 ,  夏兴国 ,  吴俊毅

IPC: G02B6/42

Abstract: 一种光子组件，包括：复合管芯，包括光子集成电路(PIC)管芯和电子集成电路(EIC)管芯，PIC管芯包括波导和其中的光子器件，并且EIC管芯包括其中的半导体器件；以及光学连接器单元，包括第一连接器侧镜面反射器和第一切换边缘耦合器，其中，第一连接器侧镜面反射器配置成在通过复合管芯的垂直延伸的光束路径和通过第一切换边缘耦合器的水平延伸的光束路径之间改变光束方向。本申请的实施例还提供了一种形成光子组件的方法。

公开(公告)号：CN118555841A

公开(公告)日：2024-08-27

申请号：CN202410539477.0

申请日：2024-04-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  夏兴国 ,  曾智伟 ,  吴俊毅

IPC: H10B80/00 ,  H01L23/52 ,  H01L21/60 ,  G02B6/42

Abstract: 封装件包括：布线结构，包括第一波导和光子器件；电子管芯，接合至布线结构，其中，电子管芯电连接至光子器件；以及光学耦合结构，接合至邻近电子管芯的布线结构，其中，光学耦合结构包括位于衬底的第一侧中的第一透镜。本申请的实施例还涉及形成封装件的方法。

公开(公告)号：CN115440803A

公开(公告)日：2022-12-06

申请号：CN202210797685.1

申请日：2022-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张翔笔 ,  赵皇麟 ,  程仲良 ,  林斌彦 ,  林君纯 ,  李慈莉 ,  梁育嘉 ,  侯敦晖 ,  刘文中 ,  吴俊毅

IPC: H01L29/423 ,  H01L27/088 ,  H01L21/8234

Abstract: 公开了一种具有不同栅极结构配置的半导体器件及其制造方法。半导体器件包括第一栅极结构和第二栅极结构。第一栅极结构包括第一界面氧化物(IO)层、设置在第一界面氧化物层上的第一高K(HK)介电层、以及设置在第一IO层与第一HK介电层之间的界面处的第一偶极子层。HK介电层包括稀土金属掺杂剂或碱金属掺杂剂。第二栅极结构包括第二IO层、设置在第二IO层上的第二HK介电层、以及设置在第二IO层与第二HK介电层之间的界面处的第二偶极子层。第二HK介电层包括过渡金属掺杂剂和稀土金属掺杂剂或碱金属掺杂剂。