-
公开(公告)号：CN101533792B
公开(公告)日：2012-01-25
申请号：CN200910119260.X
申请日：2009-03-10
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H01L24/97 , H01L21/563 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/81 , H01L25/0657 , H01L2224/0401 , H01L2224/0557 , H01L2224/13099 , H01L2224/131 , H01L2224/73203 , H01L2224/97 , H01L2225/06513 , H01L2924/0001 , H01L2924/00011 , H01L2924/00014 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01042 , H01L2924/01047 , H01L2924/0105 , H01L2924/01078 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/14 , H01L2224/81 , H01L2224/05552 , H01L2224/81805
摘要： 本发明提供一种晶片级IC的装配方法，包括：首先，提供带有多个第一柱的母器件晶片。所述多个第一柱用于电连接且根据实施例由铜制成。接着在多个第一柱上形成焊料。优选在晶片上预成型所述焊料，且所述焊料的位置对应于所述母器件晶片的多个第一柱。从而，通过将包括预成型的焊料的晶片放置在所述多个第一柱上，而使得所述焊料可以形成在或者粘附在所述多个第一柱上。将具有与所述多个第一柱对应得多个第二柱的多个裸片放置在所述母器件晶片上。接着，使所述焊料回流以接合所述多个第一柱和所述多个第二柱，并且切割所述母器件晶片。本发明能够明显地减少处理时间，从而降低工艺成本。
-
公开(公告)号：CN101339910B
公开(公告)日：2010-06-02
申请号：CN200810096240.0
申请日：2008-05-06
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H01L23/3178 , H01L21/561 , H01L23/3114 , H01L23/3185 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/0401 , H01L2224/13023 , H01L2224/16 , H01L2224/94 , H01L2924/01078 , H01L2924/01079 , H01L2924/10157 , H01L2924/14 , H01L2224/03 , H01L2224/11
摘要： 本发明公开一种晶片级芯片尺寸封装(wafer-level chip-scale package)的制造方法，包括：形成多个导电柱于一半导体晶片的一第一表面上，该半导体晶片中具有多个裸片；以干蚀刻形成至少一沟槽于该半导体晶片的该第一表面中，其中该沟槽定义至少一分界线于所述多个裸片间；沉积一包覆材料于该第一表面上；穿过该包覆材料切割一凹陷于该沟槽中，其中该切割留下一部分半导体材料于该半导体晶片的一第二面上；以及研磨该第二面以移除该部分半导体材料，并分离所述多个裸片。本发明的优点为借由使用干蚀刻在沟槽中产生较平坦的侧壁，减低了破裂或形成缺口的风险。
-
公开(公告)号：CN101060088B
公开(公告)日：2010-05-19
申请号：CN200710001111.4
申请日：2007-01-16
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/50 , H01L21/60 , H01L23/488 , H01L23/498
CPC分类号： H01L21/563 , H01L21/6835 , H01L23/055 , H01L23/3121 , H01L23/36 , H01L23/49816 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/451 , H01L2224/48145 , H01L2224/48227 , H01L2224/73203 , H01L2224/73204 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01082 , H01L2924/01322 , H01L2924/01327 , H01L2924/014 , H01L2924/10253 , H01L2924/12044 , H01L2924/14 , H01L2924/15184 , H01L2924/15311 , H01L2924/157 , H01L2924/181 , H01L2924/351 , H01L2224/81 , H01L2224/83 , H01L2224/85 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
摘要： 本发明提供一种半导体封装结构及其制造方法，特别涉及一种半导体封装的制造方法，包括：提供一封装基板，该封装基板包括一基底材料；形成一内连线结构于该封装基板上，其中该内连线结构包括多个深插塞于该内连线结构的底部；连接至少一晶片至该封装基板的一第一表面；自相对于该第一表面的一第二表面薄化该封装基板，其中至少一部分的该基底材料被移除；以及于薄化该封装基板之后，连接多个球栅阵列球至暴露于该封装基板的该第二表面上的所述深插塞。本发明所提供的半导体封装结构及其制造方法，可有效降低作用于球栅阵列球及低介电常数介电材料的应力，也可增加封装的可靠度，并且提升封装系统的电子性能。
-
公开(公告)号：CN101162717B
公开(公告)日：2010-05-26
申请号：CN200710085523.0
申请日：2007-03-07
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H01L25/0657 , H01L24/97 , H01L25/50 , H01L2224/0554 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/73204 , H01L2224/73253 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06562 , H01L2225/06565 , H01L2225/06589 , H01L2225/06596 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/04941 , H01L2924/04953 , H01L2924/12041 , H01L2924/14 , H01L2924/15311 , H01L2924/19043 , H01L2924/30105 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： 一种堆叠结构，包括：第一芯片，耦接于第一基板，该第一芯片包括穿透该第一芯片的第一导电结构；第二芯片，安装于该第一芯片上，该第二芯片经由该第一导电结构而耦接该第一基板；至少一个第一支撑结构，由形成于该第一基板上的第二基板所制成，该第一支撑结构至少邻近该第一芯片与该第二芯片其中之一，该第一支撑结构的顶面大体与其邻近的该第一芯片与第二芯片其中之一共平面；以及散热片，安装于该第二芯片上。本发明的堆叠结构具有高积集度与高速度的良好效果，改善了电路的操作速率。
-
公开(公告)号：CN101425493A
公开(公告)日：2009-05-06
申请号：CN200810089215.X
申请日：2008-04-08
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/485 , H01L23/522
CPC分类号： H01L24/11 , H01L24/13 , H01L2224/0401 , H01L2224/05008 , H01L2224/05111 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05171 , H01L2224/05572 , H01L2224/05647 , H01L2224/05655 , H01L2224/11 , H01L2224/1147 , H01L2224/13 , H01L2224/13099 , H01L2224/16 , H01L2224/45124 , H01L2924/00011 , H01L2924/00014 , H01L2924/0002 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/04941 , H01L2924/04953 , H01L2924/14 , H01L2924/19041 , H01L2924/30105 , H01L2924/00 , H01L2224/48 , H01L2224/05552 , H01L2924/01004 , H01L2924/013 , H01L2924/01028 , H01L2924/0105
摘要： 本发明是有关于一种集成电路结构，包括有钝化层；穿孔设于钝化层中；含铜通道形成于穿孔中；高分子层形成于钝化层上，其中高分子层包括有一开口，并暴露出含铜通道；后端钝化连接(PPI)线形成于高分子层中，其中后端钝化连接线延伸至此开口中，并物理性地接触于含铜通道；以及底凸块金属层形成于后端钝化连接线上，并电性连接于后端钝化连接线。本发明提出的集成电路结构，可减少电阻电容延迟(RC－Delay)效应和减少制程成本。
-
公开(公告)号：CN101373721A
公开(公告)日：2009-02-25
申请号：CN200810095579.9
申请日：2008-04-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/50
CPC分类号： H01L21/6835 , H01L21/486 , H01L23/147 , H01L23/49816 , H01L23/49827 , H01L24/16 , H01L24/81 , H01L24/94 , H01L24/97 , H01L25/0655 , H01L2221/68331 , H01L2221/68368 , H01L2221/68381 , H01L2224/16225 , H01L2224/16235 , H01L2224/81005 , H01L2224/81193 , H01L2224/81447 , H01L2224/81815 , H01L2924/00011 , H01L2924/00014 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01074 , H01L2924/01075 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/15311 , H01L2924/157 , H01L2924/15787 , H01L2224/0401
摘要： 本发明提供一种集成电路结构的制造方法及内插板芯片的处理方法，该制造方法包括提供内插板晶片，将内插板晶片固定到工作晶片上，使内插板晶片的背面薄化，在薄化步骤之后，将工作晶片从内插板晶片移开，将内插板晶片固定到治具上，以及将芯片接合至内插板晶片上。本发明所提供的方法及设备有利于处理超薄内插板芯片。
-
公开(公告)号：CN101162717A
公开(公告)日：2008-04-16
申请号：CN200710085523.0
申请日：2007-03-07
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H01L25/0657 , H01L24/97 , H01L25/50 , H01L2224/0554 , H01L2224/05573 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/73204 , H01L2224/73253 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06562 , H01L2225/06565 , H01L2225/06589 , H01L2225/06596 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/04941 , H01L2924/04953 , H01L2924/12041 , H01L2924/14 , H01L2924/15311 , H01L2924/19043 , H01L2924/30105 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： 一种堆叠结构，包括：第一芯片，耦接于第一基板，该第一芯片包括穿透该第一芯片的第一导电结构；第二芯片，安装于该第一芯片上，该第二芯片经由该第一导电结构而耦接该第一基板；至少一个第一支撑结构，由形成于该第一基板上的第二基板所制成，该第一支撑结构至少邻近该第一芯片与该第二芯片其中之一，该第一支撑结构的顶面大体与其邻近的该第一芯片与第二芯片其中之一共平面；以及散热片，安装于该第二芯片上。本发明的堆叠结构具有高积集度与高速度的良好效果，改善了电路的操作速率。
-
公开(公告)号：CN105097567B
公开(公告)日：2018-10-12
申请号：CN201510427008.0
申请日：2009-06-18
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明公开一种制造半导体器件的方法，提供第一器件，所述第一器件包括第一穿透硅通孔(TSV)结构；在所述第一器件上方形成第一涂层材料，其中，所述第一涂层材料在所述第一器件上方连续地延伸并且覆盖所述第一穿透硅通孔结构；将第二器件设置在所述第一器件上方以及所述第一涂层材料内，其中，所述第二器件包括第二穿透硅通孔结构和多个导电凸点，设置所述第二器件包括所述多个导电凸点位于所述第一涂层材料内；在所述第二器件上方形成第二涂层材料；将第三器件设置在所述第二涂层材料上方；对所述第一涂层材料和所述第二涂层材料进行预处理；以及此后，同一处理中对所述第一涂层材料和所述第二涂层材料进行固化。
-
公开(公告)号：CN101350322A
公开(公告)日：2009-01-21
申请号：CN200810095578.4
申请日：2008-04-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/60
CPC分类号： H01L24/97 , H01L21/563 , H01L23/49827 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/30 , H01L24/81 , H01L24/83 , H01L24/94 , H01L25/0652 , H01L25/0655 , H01L25/50 , H01L2224/16225 , H01L2224/29101 , H01L2224/2919 , H01L2224/73203 , H01L2224/73204 , H01L2224/81191 , H01L2224/81193 , H01L2224/81801 , H01L2224/83192 , H01L2224/83194 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06572 , H01L2924/00011 , H01L2924/00014 , H01L2924/01029 , H01L2924/01033 , H01L2924/01075 , H01L2924/014 , H01L2924/0665 , H01L2924/14 , H01L2924/15311 , H01L2924/157 , H01L2924/15787 , H01L2924/00 , H01L2224/0401
摘要： 本发明提供一种封装及形成集成电路结构的方法，包括提供其表面上具有接合导体的晶圆，并涂抹混合底胶至晶圆的表面上。混合底胶包括底胶材料及助熔剂材料。在涂抹混合底胶的步骤后，将芯片接合至晶圆上，且使得芯片上的焊料凸块与接合导体连接。本发明能够减小接合在晶圆上的芯片间的距离，节省晶圆范围，并减少工艺时间。
-
公开(公告)号：CN101060088A
公开(公告)日：2007-10-24
申请号：CN200710001111.4
申请日：2007-01-16
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/50 , H01L21/60 , H01L23/488 , H01L23/498
CPC分类号： H01L21/563 , H01L21/6835 , H01L23/055 , H01L23/3121 , H01L23/36 , H01L23/49816 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/451 , H01L2224/48145 , H01L2224/48227 , H01L2224/73203 , H01L2224/73204 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01082 , H01L2924/01322 , H01L2924/01327 , H01L2924/014 , H01L2924/10253 , H01L2924/12044 , H01L2924/14 , H01L2924/15184 , H01L2924/15311 , H01L2924/157 , H01L2924/181 , H01L2924/351 , H01L2224/81 , H01L2224/83 , H01L2224/85 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
摘要： 本发明提供一种半导体封装结构及其制造方法，特别涉及一种半导体封装的制造方法，包括：提供一封装基板，该封装基板包括一基底材料；形成一内连线结构于该封装基板上，其中该内连线结构包括多个深插塞于该内连线结构的底部；连接至少一晶片至该封装基板的一第一表面；自相对于该第一表面的一第二表面薄化该封装基板，其中至少一部分的该基底材料被移除；以及于薄化该封装基板之后，连接多个球栅阵列球至暴露于该封装基板的该第二表面上的所述深插塞。本发明所提供的半导体封装结构及其制造方法，可有效降低作用于球栅阵列球及低介电常数介电材料的应力，也可增加封装的可靠度，并且提升封装系统的电子性能。
-
-
-
-
-
-
-
-
-
搜索结果
26 条记录 (耗时 0.038 秒)
