-
公开(公告)号：CN109752919A
公开(公告)日：2019-05-14
申请号：CN201811003099.5
申请日：2018-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/54
Abstract: 本公开部分实施例提供一种适用于搜集用于影像错误补偿的信息的光罩。上述光罩包括一基板。上述光罩还包括形成于基板上的一第一黑色边界结构以及一第二黑色边界结构。第一黑色边界结构以及第二黑色边界结构对基板的一中心同心分布。上述光罩也包括形成于基板上方的一第一图像结构以及一第二图像结构。第一图像结构以及第二图像结构各自代表着待图案化至一半导体晶圆的多个特征的图案。第二图像结构、第二黑色边界结构、第一图像结构及第一黑色边界结构在远离基板的中心的一方向上按序排列。
-
公开(公告)号：CN105372945B
公开(公告)日：2019-02-05
申请号：CN201510196867.3
申请日：2015-04-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了方法。该方法包括：在图案化的衬底上形成光刻胶层；从图案化的衬底收集第一覆盖数据；基于来自集成电路(IC)图案的第二覆盖数据至来自图案化的衬底的第一覆盖数据的映射来确定覆盖补偿；根据覆盖补偿对光刻系统实施补偿工艺；以及之后通过光刻系统对光刻胶层实施光刻曝光工艺，从而将IC图案成像至光刻胶层。本发明涉及具有增强的覆盖质量的光刻工艺和系统。
-
公开(公告)号：CN106158597B
公开(公告)日：2018-12-25
申请号：CN201510860885.7
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
Abstract: 本发明揭示的内容为使用多重定向自组装(directed self‑assembly，DSA)图案化工艺形成用于半导体元件的目标图案的一种方法。方法包括接收基板，及通过执行包括第一DSA工艺的工艺在基板上形成导引图案。方法进一步包括使用导引图案在基板上方执行第二DSA工艺。在一实施例中，第一DSA工艺控制第一方向上密集图案的第一间距，第二DSA工艺控制在第二方向上密集图案的第二间距。因为导引图案是由包含DSA工艺的工艺所形成，可精确地控制导引图案的临界尺寸。此外，由第二DSA工艺所产生的最终图案可具有密集间距，且尺寸及形状更均匀。
-
公开(公告)号：CN107452732A
公开(公告)日：2017-12-08
申请号：CN201710301516.3
申请日：2017-05-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L23/535
Abstract: 本发明涉及集成芯片，该集成芯片使用金属带以通过将中间制程(MEOL)层耦合至电源轨来提高性能并且减少电迁移。在一些实施例中，集成芯片包括具有多个源极/漏极区域的有源区。有源区接触在第一方向上延伸的MEOL结构。在MEOL结构上方的位置处，第一金属引线在与第一方向垂直的第二方向上延伸。在第一方向上延伸的金属带布置在第一金属引线上方。金属带配置为将第一金属线连接至在第二方向上延伸的电源轨(如，该电源轨可以具有供电电压或接地电压)。通过以金属带的方式将MEOL结构连接至电源轨，可以降低寄生电容和电迁移。本发明还提供了集成芯片的形成方法。
-
公开(公告)号：CN107154344A
公开(公告)日：2017-09-12
申请号：CN201611193075.1
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , G03F7/26
CPC classification number: G03F7/327 , G03F7/0046 , G03F7/322 , G03F7/325 , G03F7/40 , G03F7/405 , G03F7/425 , H01L21/02118 , H01L21/02282 , H01L21/0273 , H01L21/3086 , G03F7/26 , H01L21/0272
Abstract: 一种微影方法，包括形成第一层于基板上；形成图案化光致抗蚀剂层于第一层上；施加溶液于图案化光致抗蚀剂层上，以形成顺应层于图案化光致抗蚀剂层上，其中顺应层还包括第一部分于图案化光致抗蚀剂层的上表面上，以及第二部分沿着图案化光致抗蚀剂层的侧壁延伸；选择性移除图案化光致抗蚀剂层的上表面上的顺应层的第一部分；以及选择性移除图案化光致抗蚀剂层，以保留顺应层的第二部分。
-
Patent Agency Ranking
公开(公告)号：CN107039525A
公开(公告)日：2017-08-11
申请号：CN201610903438.X
申请日：2016-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/768 , H01L23/48
Abstract: 本发明实施例涉及一种具有防止诸如电迁移的可靠性问题的通孔轨的集成电路。在一些实施例中，集成电路具有在半导体衬底上方布置的多个第一导电接触件。在多个第一导电接触件上方布置第一金属互连引线，且在第一金属互连引线上方布置第二金属互连引线。通孔轨布置在第一金属互连引线上方且电连接第一金属互连引线和第二金属互连引线。通孔轨具有在多个导电接触件的两个或多个上方连续延伸的长度。通孔轨的长度在第一金属互连引线和第二金属互连引线之间且沿着通孔轨的长度提供了增加的横截面积，从而减轻集成电路内的电迁移。本发明实施例涉及用于高功率电迁移的通孔轨解决方案。
-
公开(公告)号：CN106206412A
公开(公告)日：2016-12-07
申请号：CN201510299027.X
申请日：2015-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/76877 , H01L21/02115 , H01L21/02186 , H01L21/0228 , H01L21/31144 , H01L21/76802 , H01L21/76808 , H01L21/76811 , H01L21/76816 , H01L23/5283 , H01L2221/1063
Abstract: 本发明提供了半导体器件制造的方法，其包括提供具有多个沟槽的衬底，多个沟槽设置在形成于衬底上方的介电层中。包括多个开口的通孔图案可限定在衬底上方。间隔件材料层形成在至少一个沟槽的侧壁上。使用通孔图案和间隔件材料层作为掩模元件可在介电层中蚀刻通孔洞。本发明的实施例还涉及形成半导体器件的互连结构的方法。
-
公开(公告)号：CN102254900B
公开(公告)日：2015-12-16
申请号：CN201010624051.3
申请日：2010-12-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , H01L21/70
CPC classification number: H01L21/28 , G03F7/70633 , G03F7/70683 , H01L23/544 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种集成电路装置及其制造方法。一例示性装置包含具有对位区域的基材、位于上述基材的对位区域中的对位特征、以及设置在上述对位特征之内的虚拟特征。虚拟特征的一尺寸小于对位标记侦测器的分辨率。
-
公开(公告)号：CN100552877C
公开(公告)日：2009-10-21
申请号：CN200710100965.8
申请日：2007-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/00 , H01L21/306 , H01L21/311 , H01L21/3213 , H01L21/67
Abstract: 本发明提供了一种蚀刻装置，包括一成像镜片模块；位于该成像镜片模块下方的一基板平台，以握持一基板；用于限制流体于介于成像镜片模块与位于该基板平台上的一基板间的一空间处的一流体保存模块；以及整合于该流体保存模块内且邻近于上述空间处的一加热元件。本发明另外提供了一种浸润槽及一种蚀刻方法。
-
公开(公告)号：CN100547488C
公开(公告)日：2009-10-07
申请号：CN200510079341.3
申请日：2005-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 一种浸入式光学投影系统与集成电路晶片的制造方法。该浸入式光学投影系统包括：一末端镜片元件；一晶圆基座，用于握持一晶圆；一透明板，于该浸入式光学投影系统使用时座落于该末端镜片元件与该晶圆间。该透明板具有一镜片侧表面与一晶圆侧表面，该浸入式光学投影系统具有一镜片侧流体层，位于该末端镜片元件与该透明板的该镜片侧表面之间；以及该浸入式光学投影系统具有一晶圆侧流体层，位于该透明板的该晶圆侧表面与该晶圆之间。该晶圆侧流体层与该镜片侧流体层之间并无流通，且该镜片侧流体层可与该晶圆侧流体层相同或不同。本发明较少污染镜片，且仍保有一般浸入式系统的优点与功能。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.038 seconds)
