-
公开(公告)号：CN113658966B
公开(公告)日：2024-05-17
申请号：CN202110762936.8
申请日：2016-02-12
申请人： 索尼公司
IPC分类号： H01L27/146 , H04N25/76
摘要： 本技术涉及在通过伪配线保持贴合接合强度的同时，能够抑制因伪配线而引起的电容量变动所造成的特性变动的半导体装置、固态成像元件、成像装置和电子设备。半导体装置包括：两个以上芯片，每个芯片在其接合面上形成有用于建立电连接的配线，通过接合彼此相对的接合面来层叠这些芯片。在半导体器件中，通过周期性地重复地布置包括共有同一浮动扩散触点的多个像素的每个共用单元来设置区域。在接合面上，在该区域的中心位置以共用单元的间距来设置伪配线。本技术可以应用于CMOS图像传感器。
-
公开(公告)号：CN103503122A
公开(公告)日：2014-01-08
申请号：CN201280021467.3
申请日：2012-05-16
申请人： 索尼公司
IPC分类号： H01L21/3205 , H01L21/02 , H01L21/768 , H01L23/522 , H01L25/00 , H01L27/00 , H01L27/14
CPC分类号： H01L23/498 , H01L23/49866 , H01L23/522 , H01L24/05 , H01L24/06 , H01L24/08 , H01L24/80 , H01L25/0657 , H01L25/50 , H01L27/14636 , H01L27/1464 , H01L2224/05547 , H01L2224/05571 , H01L2224/0603 , H01L2224/06131 , H01L2224/06133 , H01L2224/0616 , H01L2224/06517 , H01L2224/08123 , H01L2224/08147 , H01L2224/80357 , H01L2224/80895 , H01L2224/80896 , H01L2225/06513 , H01L2225/06565 , H01L2924/00012 , H01L2924/00014 , H01L2924/01029 , H01L2924/12043 , H01L2924/13091 , H01L2224/05552 , H01L2924/00 , H01L21/7684
摘要： 第一半导体装置包括：第一配线层，它包括第一层间绝缘膜、第一电极焊盘和第一虚设电极，第一电极焊盘埋在第一层间绝缘膜内并且具有与第一层间绝缘膜的一个表面在同一面上的一个表面，和第一虚设电极埋在第一层间绝缘膜内，具有与第一层间绝缘膜的上述一个表面在同一面上的一个表面，并且在第一电极焊盘的周围配置；和第二配线层，它包括第二层间绝缘膜、第二电极焊盘和第二虚设电极，第二电极焊盘埋在第二层间绝缘膜内，具有与第二层间绝缘膜的一个表面在同一表面上的一个表面，并且与第一电极焊盘接合，和第二虚设电极具有与第二层间绝缘膜的更靠近第一层间绝缘膜的表面在同一面上的一个表面，在第二电极焊盘的周围配置，并且与第一虚设电极接合。第二半导体装置包括：包括第一电极的第一半导体部，第一电极在更靠近接合界面的表面上形成并在第一方向上延伸；和包括第二电极并被配置成在所述接合界面处与第一半导体部贴合的第二半导体部，第二电极与第一电极接合并在与第一方向交叉的第二方向上延伸。
-
公开(公告)号：CN102214789A
公开(公告)日：2011-10-12
申请号：CN201110075771.3
申请日：2011-03-23
申请人： 索尼公司
发明人： 香川恵永
CPC分类号： H01L45/085 , H01L27/112 , H01L27/24 , H01L45/12 , H01L45/1233 , H01L45/124 , H01L45/1246 , H01L45/1266 , H01L45/146 , H01L45/1625 , H01L45/1675
摘要： 本发明涉及存储器件及其制造方法。该存储器件包括：存储层，每个存储单元的所述存储层均被隔离，所述存储层通过电阻值的变化存储信息；离子源层，其形成为使得每个存储单元的所述离子源层均被隔离，并形成为层叠在所述存储层上，所述离子源层包含Cu、Ag、Zn、Al和Zr中的至少一种元素以及Te、S和Se中的至少一种元素；绝缘层，其隔离每个存储单元的所述存储层和所述离子源层；及防扩散阻挡部，其设于每个存储单元的所述存储层和所述离子源层的周围以防止元素的扩散。根据本发明的存储器件即使在器件小型化时仍能够稳定操作。
-
公开(公告)号：CN105580136B
公开(公告)日：2021-02-19
申请号：CN201480053552.7
申请日：2014-09-19
申请人： 索尼公司
IPC分类号： H01L27/00 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L27/14
摘要： 本技术涉及能够以更简单的方式来提高抗裂性的半导体装置和固体摄像器件。所述半导体装置具有：上侧基板，其包括Si基板和层叠于该Si基板上的布线层；以及下侧基板，其包括Si基板和层叠于该Si基板上的布线层，所述下侧基板被接合至所述上侧基板。此外，在所述上侧基板中形成有引线接合用或探测用焊盘，而且，在位于所述引线接合用或探测用焊盘与所述下侧基板的所述Si基板之间的各个所述布线层中以呈放射状层叠的方式设置有用于保护所述引线接合用或探测用焊盘的拐角部分或侧边部分的焊盘。本技术能够被应用于固体摄像器件。
-
公开(公告)号：CN107251227A
公开(公告)日：2017-10-13
申请号：CN201680010860.0
申请日：2016-02-12
申请人： 索尼公司
IPC分类号： H01L27/146 , H04N5/369 , H04N5/374
CPC分类号： H01L27/14601 , H01L27/14605 , H01L27/14612 , H01L27/14621 , H01L27/14623 , H01L27/14627 , H01L27/14634 , H01L27/14641 , H01L27/14643 , H04N5/374
摘要： 本技术涉及在通过伪配线保持贴合接合强度的同时，能够抑制因伪配线而引起的电容量变动所造成的特性变动的半导体装置、固态成像元件、成像装置和电子设备。半导体装置包括：两个以上芯片，每个芯片在其接合面上形成有用于建立电连接的配线，通过接合彼此相对的接合面来层叠这些芯片。在半导体器件中，通过周期性地重复地布置包括共有同一浮动扩散触点的多个像素的每个共用单元来设置区域。在接合面上，在该区域的中心位置以共用单元的间距来设置伪配线。本技术可以应用于CMOS图像传感器。
-
公开(公告)号：CN102867847A
公开(公告)日：2013-01-09
申请号：CN201210233277.X
申请日：2012-07-05
申请人： 索尼公司
IPC分类号： H01L29/40 , H01L23/522 , H01L21/28 , H01L21/768 , H01L27/146
CPC分类号： H01L27/14636 , H01L21/76807 , H01L21/7684 , H01L21/76841 , H01L21/76843 , H01L23/481 , H01L23/528 , H01L23/5283 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L23/53295 , H01L23/564 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/08 , H01L24/80 , H01L24/83 , H01L27/0688 , H01L27/14609 , H01L27/14621 , H01L27/14625 , H01L27/1464 , H01L27/14645 , H01L27/1469 , H01L2221/1031 , H01L2224/02245 , H01L2224/05027 , H01L2224/0508 , H01L2224/05124 , H01L2224/05147 , H01L2224/05166 , H01L2224/05181 , H01L2224/05546 , H01L2224/05547 , H01L2224/05571 , H01L2224/05573 , H01L2224/05578 , H01L2224/05647 , H01L2224/05686 , H01L2224/08121 , H01L2224/08145 , H01L2224/0903 , H01L2224/80011 , H01L2224/80013 , H01L2224/80091 , H01L2224/80097 , H01L2224/80203 , H01L2224/80345 , H01L2224/80357 , H01L2224/80895 , H01L2224/80896 , H01L2224/83345 , H01L2924/00014 , H01L2924/12043 , H01L2924/13091 , H04N5/369 , H01L2924/00012 , H01L2924/05442 , H01L2924/05042 , H01L2924/053 , H01L2924/049 , H01L2924/00 , H01L2224/05552
摘要： 本发明公开了半导体器件、半导体器件制造方法及电子装置。所述半导体器件包括第一基板和第二基板。所述第一基板包括第一电极以及第一绝缘膜，所述第一绝缘膜由针对所述第一电极的防扩散材料构成并覆盖所述第一电极的周边。所述第一电极与所述第一绝缘膜互相配合而构成结合表面。所述第二基板结合至所述第一基板并设置于所述第一基板上，且所述第二基板包括第二电极以及第二绝缘膜，所述第二电极接合至所述第一电极，所述第二绝缘膜由针对所述第二电极的防扩散材料构成并覆盖所述第二电极的周边。所述第二电极与所述第二绝缘膜互相配合而构成与所述第一基板相结合的结合表面。本发明能够确保电极的结合强度，同时能够防止电极材料的扩散。
-
公开(公告)号：CN113097240B
公开(公告)日：2024-01-19
申请号：CN202110188871.0
申请日：2014-09-19
申请人： 索尼公司
IPC分类号： H01L27/146 , H01L21/768 , H01L23/48 , H01L25/065 , H01L23/488 , H01L21/60
摘要： 本技术涉及能够以更简单的方式来提高抗裂性的半导体装置和固体摄像器件。所述半导体装置具有：上侧基板，其包括Si基板和层叠于该Si基板上的布线层；以及下侧基板，其包括Si基板和层叠于该Si基板上的布线层，所述下侧基板被接合至所述上侧基板。此外，在所述上侧基板中形成有引线接合用或探测用焊盘，而且，在位于所述引线接合用或探测用焊盘与所述下侧基板的所述Si基板之间的各个所述布线层中以呈放射状层叠的方式设置有用于保护所述引线接合用或探测用焊盘的拐角部分或侧边部分的焊盘。本技术能够被应用于固体摄像器件。
-
公开(公告)号：CN113658966A
公开(公告)日：2021-11-16
申请号：CN202110762936.8
申请日：2016-02-12
申请人： 索尼公司
IPC分类号： H01L27/146 , H04N5/374
摘要： 本技术涉及在通过伪配线保持贴合接合强度的同时，能够抑制因伪配线而引起的电容量变动所造成的特性变动的半导体装置、固态成像元件、成像装置和电子设备。半导体装置包括：两个以上芯片，每个芯片在其接合面上形成有用于建立电连接的配线，通过接合彼此相对的接合面来层叠这些芯片。在半导体器件中，通过周期性地重复地布置包括共有同一浮动扩散触点的多个像素的每个共用单元来设置区域。在接合面上，在该区域的中心位置以共用单元的间距来设置伪配线。本技术可以应用于CMOS图像传感器。
-
公开(公告)号：CN103503122B
公开(公告)日：2016-05-18
申请号：CN201280021467.3
申请日：2012-05-16
申请人： 索尼公司
IPC分类号： H01L21/3205 , H01L21/02 , H01L21/768 , H01L23/522 , H01L25/00 , H01L27/00 , H01L27/14
CPC分类号： H01L23/498 , H01L23/49866 , H01L23/522 , H01L24/05 , H01L24/06 , H01L24/08 , H01L24/80 , H01L25/0657 , H01L25/50 , H01L27/14636 , H01L27/1464 , H01L2224/05547 , H01L2224/05571 , H01L2224/0603 , H01L2224/06131 , H01L2224/06133 , H01L2224/0616 , H01L2224/06517 , H01L2224/08123 , H01L2224/08147 , H01L2224/80357 , H01L2224/80895 , H01L2224/80896 , H01L2225/06513 , H01L2225/06565 , H01L2924/00012 , H01L2924/00014 , H01L2924/01029 , H01L2924/12043 , H01L2924/13091 , H01L2224/05552 , H01L2924/00
摘要： 第一半导体装置包括：第一配线层，它包括第一层间绝缘膜、第一电极焊盘和第一虚设电极，第一电极焊盘埋在第一层间绝缘膜内并且具有与第一层间绝缘膜的一个表面在同一面上的一个表面，和第一虚设电极埋在第一层间绝缘膜内，具有与第一层间绝缘膜的上述一个表面在同一面上的一个表面，并且在第一电极焊盘的周围配置；和第二配线层，它包括第二层间绝缘膜、第二电极焊盘和第二虚设电极，第二电极焊盘埋在第二层间绝缘膜内，具有与第二层间绝缘膜的一个表面在同一表面上的一个表面，并且与第一电极焊盘接合，和第二虚设电极具有与第二层间绝缘膜的更靠近第一层间绝缘膜的表面在同一面上的一个表面，在第二电极焊盘的周围配置，并且与第一虚设电极接合。第二半导体装置包括：包括第一电极的第一半导体部，第一电极在更靠近接合界面的表面上形成并在第一方向上延伸；和包括第二电极并被配置成在所述接合界面处与第一半导体部贴合的第二半导体部，第二电极与第一电极接合并在与第一方向交叉的第二方向上延伸。
-
公开(公告)号：CN107251227B
公开(公告)日：2021-07-20
申请号：CN201680010860.0
申请日：2016-02-12
申请人： 索尼公司
IPC分类号： H01L27/146 , H04N5/369 , H04N5/374
摘要： 本技术涉及在通过伪配线保持贴合接合强度的同时，能够抑制因伪配线而引起的电容量变动所造成的特性变动的半导体装置、固态成像元件、成像装置和电子设备。半导体装置包括：两个以上芯片，每个芯片在其接合面上形成有用于建立电连接的配线，通过接合彼此相对的接合面来层叠这些芯片。在半导体器件中，通过周期性地重复地布置包括共有同一浮动扩散触点的多个像素的每个共用单元来设置区域。在接合面上，在该区域的中心位置以共用单元的间距来设置伪配线。本技术可以应用于CMOS图像传感器。
-
-
-
-
-
-
-
-
-
搜索结果
18 条记录 (耗时 0.023 秒)
