公开(公告)号：EP2190272B1

公开(公告)日：2013-03-13

申请号：EP09252645.8

申请日：2009-11-18

Applicant: Everlight Electronics Co., Ltd.

Inventor： Chao, Tzu-Hao

IPC: H05K3/32 ,  H05K1/11

CPC classification number: H05K1/181 ,  H01L23/49838 ,  H01L2924/0002 ,  H05K3/403 ,  H05K2201/09181 ,  H05K2201/09254 ,  H05K2201/09409 ,  H05K2201/10106 ,  Y02P70/611 ,  H01L2924/00

公开(公告)号：EP2161890A2

公开(公告)日：2010-03-10

申请号：EP09011249.1

申请日：2009-09-02

Applicant: Micronas GmbH

Inventor： Flamm, Peter

IPC: H04L25/02

CPC classification number: H04L25/0278 ,  H04L25/028 ,  H05K1/0246 ,  H05K1/025 ,  H05K2201/09254 ,  H05K2201/10022 ,  H05K2201/10689

Abstract: Leiterplatte mit Terminierung einer T-förmigen Signalleitung mit wenigstens zwei Leitungsenden, wobei ein Leitungsende mit einem Abschlusswiderstand gegen eine Versorgungsspannung terminiert wird und das andere Leitungsende gegen das Bezugspotential (Masse) der Versorgungsspannung terminiert wird.

Abstract translation: 该板具有第一集成电路（IC1），具有数据输出（A）和用于相对于第二和第三集成电路的参考电位（GND）产生电源电压（Ub）的开关单元（B） IC2，IC3）例如 随机存取存储器。 T形信号线（L）具有连接数据输出的发送端和分别与第二和/或第三集成电路的数据输入（E1，E2）连接的两个线路端。 两个负载电阻（R1，R4）分别针对电源电压和参考电位终止。

公开(公告)号：EP2056342A2

公开(公告)日：2009-05-06

申请号：EP08019270.1

申请日：2008-11-04

Applicant: Hitachi Ltd.

Inventor： Nakazato, Norio c/o Hitachi, Ltd., Intellectual Property Group, ,  Fujieda, Nobuo c/o Hitachi, Ltd., Intellectual Property Group, ,  Ishibashi, Masayoshi c/o Hitachi, Ltd., Intellectual Property Group, ,  Kato, Midori c/o Hitachi, Ltd., Intellectual Property Group, ,  Arai, Tadashi c/o Hitachi, Ltd., Intellectual Property Group, ,  Shiba, Takeo c/o Hitachi, Ltd., Intellectual Property Group,

IPC: H01L21/48

CPC classification number: H01L21/4867 ,  H01L23/49838 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/12044 ,  H05K3/107 ,  H05K3/1258 ,  H05K2201/09036 ,  H05K2201/09254 ,  H01L2924/00

Abstract: A wiring board (1) with an electronic device comprises a plurality of trenches (10, 13, 73, 74) arranged in parallel on a substrate, a common trench (9, 12, 71, 72) communicating the plurality of trenches with each other at one of their ends on the substrate, a metal layer formed at the bottom of the plurality of trenches, and an electrode layer connected with the metal layer and formed on a bottom of the common trench, wherein the electrode layer on the bottom of the common trench constitutes a source electrode (9, 72) or a drain electrode (12, 71) of a field effect transistor, whereby the wiring board and an electronic circuit having a good fine wire pattern and a good narrow gap between the patterns using a coating material can be formed, and a reduction for a cost of an organic thin filmelectronic device and the electronic circuit can be attained since they can be realized through a development of a printing technique.

Abstract translation: 具有电子设备的布线板（1）包括平行布置在基板上的多个沟槽（10,13,33,74），将多个沟槽与每个沟槽连通的公共沟槽（9,12,71,72） 另一个在其一端的基板上，形成在多个沟槽的底部的金属层和与该金属层连接并形成在公共沟槽的底部上的电极层，其中，底部的电极层 公共沟槽构成场效应晶体管的源电极（9,72）或漏电极（12,71），由此布线板和具有良好细线图案的电子电路和图案之间的良好窄间隙使用 可以形成涂层材料，并且由于可以通过印刷技术的发展来实现有机薄膜电子器件和电子电路的成本的降低。

公开(公告)号：EP1737092B1

公开(公告)日：2009-04-01

申请号：EP06354017.3

申请日：2006-06-02

Applicant: Schneider Electric Industries SAS

Inventor： Conil, Jean-Pierre, Schneider Electric Ind. SAS ,  Cruchet, Victor, Schneider Electric Ind. SAS ,  Linares, Louis, Schneider Electric Ind. SAS

IPC: H05K1/02

CPC classification number: H05K1/0265 ,  H05K2201/0352 ,  H05K2201/09236 ,  H05K2201/09254 ,  H05K2201/09727

公开(公告)号：EP2000736A1

公开(公告)日：2008-12-10

申请号：EP07405161.6

申请日：2007-06-05

Applicant: Alcan Technology & Management Ltd.

Inventor： Layer, Hans ,  Jannon, Bertrand

IPC: F21K7/00 ,  H05K1/05

CPC classification number: H05K1/181 ,  F21K9/00 ,  F21Y2105/10 ,  F21Y2115/10 ,  H05K1/0386 ,  H05K1/056 ,  H05K2201/0284 ,  H05K2201/09254 ,  H05K2201/09318 ,  H05K2201/0949 ,  H05K2201/10106 ,  Y02P70/611

Abstract: Flächige Beleuchtungseinrichtung mit auf einem Träger, enthaltend eine elektrisch isolierende Schicht (14) und eine elektrisch leitende Schicht (15), angeordneten Licht emittierenden Beleuchtungselementen (5), sog. LEDs. Die Licht emittierenden Beleuchtungselemente sind zu deren Stromversorgung mit Stromzuleitungen in Form einer Leiterbahn (3) verbunden. Die Leiterbahn ist beispielsweise eine auf die elektrisch isolierende Schicht aufgedruckte Leiterbahn. Die Licht emittierenden Beleuchtungselemente sind als Abfolge gleicher Einheiten auf einer fortlaufenden Trägerbahn, jeweils auf der elektrisch isolierenden Schicht des Trägers, angeordnet. Von den Licht emittierenden Beleuchtungselementen wird durch einen den Strom abführenden Leiter und mittels einer Verbindung zur elektrisch leitenden Schicht (15) des Trägers die Stromableitung dargestellt. Die flächige Beleuchtungseinrichtung besteht aus einer beliebigen Anzahl sich in Längs- und Querrichtung erstreckenden Einheiten. Zwischen den Einheiten befinden sich Schneidezonen, entlang derer beliebig Einheiten oder Gruppen von Einheiten abgetrennt oder herausgetrennt werden können.

Abstract translation: 二维照明单元具有布置在载体上的多个发光照明单元（5），即LED。 发光照明单元以用于电源的带状导体（3）的形式连接到馈电线。 发光照明单元在连续片材上形成为一系列相同的单元，并布置在电绝缘层（14）上。 载体的纸，其中例如导电层（15）。 铝箔，载体表示电流传导。

公开(公告)号：EP1869682A1

公开(公告)日：2007-12-26

申请号：EP06739915.4

申请日：2006-03-29

Applicant: Silicon Laboratories, Inc.

Inventor： MARQUES, Augusto Manuel

IPC: H01F17/00 ,  H01L23/522 ,  H01F27/36 ,  H01F27/34

CPC classification number: H05K1/0228 ,  H01F17/0006 ,  H01F27/346 ,  H01L23/5227 ,  H01L2924/0002 ,  H05K1/165 ,  H05K2201/09254 ,  H01L2924/00

Abstract: A method and apparatus is provided for use in an integrated circuit (60) or printed circuit board for reducing or minimizing interference. An inductance is formed using two or more inductors (10A, 10B) coupled together and configured such that current flows through the inductors (10A, 10B) in different directions, thus at least partially canceling magnetic fields. When designing a circuit, the configuration of the inductors(10A, 10B), as well as the relative positions of portions of the circuit, can be tweaked to provide optimal interference or noise control.

公开(公告)号：EP1083779B1

公开(公告)日：2007-01-24

申请号：EP99919584.5

申请日：1999-05-13

Applicant: IBIDEN CO., LTD.

Inventor： HIROSE, Naohiro, Ogaki-kita-kojou, Ibiden K. K. ,  KARIYA, Takashi, Ogaki-kita-kojou, Ibiden K. K. ,  MORI, Yoji, Ogaki-kita-kojou, Ibiden K. K.

IPC: H05K3/46 ,  H05K1/02 ,  H05K3/18

CPC classification number: H01R9/09 ,  H01L23/12 ,  H01L23/48 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H05K1/0256 ,  H05K1/0263 ,  H05K1/0265 ,  H05K1/0271 ,  H05K1/113 ,  H05K1/115 ,  H05K1/116 ,  H05K3/184 ,  H05K3/241 ,  H05K3/382 ,  H05K3/4602 ,  H05K3/4661 ,  H05K2201/09227 ,  H05K2201/09236 ,  H05K2201/09254 ,  H05K2201/09272 ,  H05K2201/09454 ,  H05K2201/09536 ,  H05K2201/0959 ,  H05K2201/09627 ,  H05K2201/09727 ,  H05K2201/09781 ,  H05K2201/10734 ,  H05K2203/0594 ,  Y10T29/49155 ,  Y10T29/49194 ,  Y10T428/31504

Abstract: A printed circuit board, wherein a fillet (F) is added to a portion which is a crossing (X) of wiring patterns (58b, 58c, 58d) and which forms an angle portion (C) of not larger than 90° to form a wiring pattern (58). The presence of the added fillet (F) prevents a wiring pattern at the crossing (X) from becoming thin and therefore the occurrence of a broken wire, non-concentration of stress on the crossing (X) does not cause broken wire at the wiring patterns and no bubbles remain between the crossing (X) of the wiring patterns and an interlayer resin insulation layer to enhance the reliability of the printed circuit board.

Abstract translation: 一种印刷电路板，其中在布线图形（58b，58c，58d）的交叉部分（X）上形成角度部分（C）不大于90°的部分加上圆角（F）以形成 布线图案（58）。 添加的圆角（F）的存在防止了交叉点（X）处的布线图变薄，因此断线的发生，交叉点（X）上的应力未集中不会导致布线处的断线 在布线图形的交叉点（X）和层间树脂绝缘层之间留有图案且没有气泡，以提高印刷电路板的可靠性。

公开(公告)号：EP1737092A1

公开(公告)日：2006-12-27

申请号：EP06354017.3

申请日：2006-06-02

Applicant: SCHNEIDER ELECTRIC INDUSTRIES SAS

Inventor： Conil, Jean-Pierre, Schneider Electric Industries ,  Cruchet, Victor, Schneider Electric Industries ,  Linares, Louis, Schneider Electric Industries

IPC: H02B1/20

CPC classification number: H05K1/0265 ,  H05K2201/0352 ,  H05K2201/09236 ,  H05K2201/09254 ,  H05K2201/09727

Abstract: Bus de communication (10) ayant au moins une paire de lignes de communication (D+, D-) destinée à être branchée en série respectivement à des conducteurs d'un bus principal de communication (2) destiné à être relié à des dispositifs communicants (1) d'au moins un tableau électrique (4). Ledit bus de communication comporte au moins deux sorties de dérivation (5) ayant chacune au moins deux lignes de dérivation (d+, d-), lesdites lignes de dérivation (d+, d-) ayant respectivement une première extrémité reliée à une ligne de communication (D+, D-) et ayant une seconde extrémité destinée au branchement des dispositifs communicants (1). Les lignes de communication (D+, D-) sont gravées sur une première couche conductrice d'un circuit imprimé, et les lignes de dérivation (d+, d-) sont gravées sur une seconde couche conductrice dudit circuit imprimé. Les lignes de communication (D+, D-) sont séparées l'une de l'autre par une distance (L1).

Abstract translation: 总线具有两个导出输出（5），每个导出输出具有两个导出线，其中导出线包括通信线。 通信和导出线分别刻在印刷电路板的导电层上。 通信线分开1mm至5mm之间的距离，其中每个通信和导出线的部分低于0.1平方毫米。 这些层被隔开一个低于1.4mm的距离，并且导出线交替地连接到通信线路的前进和后退部分。 还包括用于包括通信总线的电路板的独立权利要求。

公开(公告)号：EP1670300A2

公开(公告)日：2006-06-14

申请号：EP06004650.5

申请日：1999-05-13

Applicant: IBIDEN CO., LTD.

Inventor： Hirose, Naohiro, c/o Ogaki-kita-kojou ,  Mori, Yoji, c/o Ogaki-kita-kojou ,  Kariya, Takashi, c/o Ogaki-kita-kojou

IPC: H05K3/46 ,  H05K1/02 ,  H05K3/18

CPC classification number: H01R9/09 ,  H01L23/12 ,  H01L23/48 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H05K1/0256 ,  H05K1/0263 ,  H05K1/0265 ,  H05K1/0271 ,  H05K1/113 ,  H05K1/115 ,  H05K1/116 ,  H05K3/184 ,  H05K3/241 ,  H05K3/382 ,  H05K3/4602 ,  H05K3/4661 ,  H05K2201/09227 ,  H05K2201/09236 ,  H05K2201/09254 ,  H05K2201/09272 ,  H05K2201/09454 ,  H05K2201/09536 ,  H05K2201/0959 ,  H05K2201/09627 ,  H05K2201/09727 ,  H05K2201/09781 ,  H05K2201/10734 ,  H05K2203/0594 ,  Y10T29/49155 ,  Y10T29/49194 ,  Y10T428/31504

Abstract: A printed wiring board having a conductor portion and a wiring pattern, wherein a narrow width portion is formed in the wiring pattern in accordance with a distance from an adjacent conductor portion.

Abstract translation: 一种具有导体部分和布线图案的印刷布线板，其中根据与相邻导体部分的距离，在布线图案中形成窄宽度部分。

公开(公告)号：EP1231825A4

公开(公告)日：2005-09-28

申请号：EP00940884

申请日：2000-06-29

Applicant: MITSUBISHI ELECTRIC CORP

Inventor： KATSURA TAKATOSHI ,  ITOH KENJI ,  NAGANO HIROAKI ,  ISOTA YOUJI ,  SHIMOZAWA MITSUHIRO ,  TAKAGI TADASHI ,  SUEMATSU NORIHARU ,  ONO MASAYOSHI ,  MAEDA KENICHI

IPC: H01L23/48 ,  H01L23/50 ,  H01L23/538 ,  H01L23/552 ,  H01L23/64 ,  H01L23/66 ,  H03H3/00 ,  H03H7/01 ,  H05K1/00 ,  H05K1/02 ,  H05K1/14 ,  H05K1/18 ,  H05K9/00 ,  H05K3/46 ,  H01L25/00 ,  H03D7/00

CPC classification number: H05K1/0216 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/552 ,  H01L23/645 ,  H01L2924/0002 ,  H01L2924/15312 ,  H01L2924/3011 ,  H03H3/00 ,  H03H7/01 ,  H05K1/0237 ,  H05K1/0298 ,  H05K1/141 ,  H05K9/0039 ,  H05K2201/0715 ,  H05K2201/09254 ,  H05K2201/09972 ,  H01L2924/00

Abstract: A multilayer substrate module to which an external ground node (20) supplies a reference ground potential (Vss) includes a plurality of ground lines (170-1, 170-2, 170-3), which correspond to a plurality of internal circuits (210, 220, 230), respectively. A common node (Ncmn) for joining the ground lines (170-1, 170-2, 170-3) is provided in an insulating layer (105C) in the multilayer substrate module. The common node (Ncmn) is coupled electrically to the ground node (20) through a ground pin terminal (204) shared among the internal circuits (210, 220, 230). The common node (Ncmn) is provided preferably in the lowermost insulating layer in the multilayer substrate module (120). The parasitic inductance appearing in a ground current path and shared among the internal circuits (210, 220, 230) can be decreased using fewer ground pin terminals. Therefore, the ground current path is prevented from being circuitous among the internal circuits (210, 220, 23O), resulting in stabilized operation.