公开(公告)号：KR20210027511A

公开(公告)日：2021-03-10

申请号：KR1020217006038A

申请日：2019-07-15

申请人： 어플라이드 머티어리얼스, 인코포레이티드

发明人： 이-차우 후앙 ,  후아 청

IPC分类号： H01L21/02 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/324 ,  H01L21/67 ,  H01L29/66

CPC分类号： H01L21/02271 ,  C23C16/04 ,  C23C16/24 ,  C23C16/42 ,  C23C16/455 ,  C23C16/45523 ,  C23C16/56 ,  C30B25/02 ,  C30B29/06 ,  C30B29/08 ,  C30B29/52 ,  H01L21/02293 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/31116 ,  H01L21/324 ,  H01L21/67017 ,  H01L21/67115 ,  H01L21/67248 ,  H01L21/68742 ,  H01L21/68792 ,  H01L29/66795 ,  H01L2924/10271

摘要： 실시예에서, 기판 상에 규소 게르마늄 물질을 선택적으로 증착시키는 방법이 제공된다. 방법은 기판을 기판 처리 챔버 내에 위치시키는 단계 - 기판은 기판 상에 유전체 물질 및 규소 함유 단결정을 가짐 -; 기판을 약 450 ℃ 이하의 온도로 유지하는 단계; 규소 공급원 가스, 게르마늄 공급원 가스, 식각제 가스, 캐리어 가스 및 적어도 하나의 도펀트 공급원 가스를 포함하는 프로세스 가스에 기판을 노출시키는 단계; 및 제1 규소 게르마늄 물질을 기판 상에 에피택셜 및 선택적으로 증착시키는 단계를 포함한다.

公开(公告)号：JPWO2017099220A1

公开(公告)日：2018-10-04

申请号：JP2016086725

申请日：2016-12-09

申请人： 東芝メモリ株式会社

发明人： 澤部 亮介 ,  木下 繁 ,  山田 健太 ,  石垣 寛和

IPC分类号： H01L27/11582 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/11568

CPC分类号： H01L27/11582 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/0274 ,  H01L21/28282 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/32136 ,  H01L27/1157 ,  H01L29/1037 ,  H01L29/513 ,  H01L29/518

摘要： 実施形態に係る半導体装置は、基板と、積層体と、柱状部と、を含む。積層体は、基板上に設けられ、複数の第1導電層と複数の第1絶縁層とを有する。第1方向に沿って第1導電層と第1絶縁層とが交互に設けられている。柱状部は、積層体中を第1方向に延びており、ブロック層と、電荷蓄積層と、トンネル層と、半導体層と、を含む。第1方向と交差する第2方向において、ブロック層は、複数の第1導電層上および複数の第1絶縁層上に設けられ、電荷蓄積層は、ブロック層上に設けられ、トンネル層は、電荷蓄積層上に設けられ、半導体層は、トンネル層上に設けられている。柱状部は、第1部分と、第1部分に対して基板側に設けられた第2部分と、を含む。第2部分の第2方向における寸法は、第1部分の第2方向における寸法よりも小さい。ブロック層の第2部分に設けられた部分は、ブロック層の第1部分に設けられた部分よりも厚い。

公开(公告)号：JP6294511B2

公开(公告)日：2018-03-14

申请号：JP2016573138

申请日：2015-11-09

申请人： ユニサンティス エレクトロニクス シンガポール プライベート リミテッド ,  Unisantis Electronics Singapore Pte Ltd.

发明人： 舛岡 富士雄 ,  中村 広記 ,  原田 望

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66742 ,  H01L21/02636 ,  H01L21/28026 ,  H01L21/32133 ,  H01L21/32139 ,  H01L21/823487 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/66666 ,  H01L29/78 ,  H01L29/78642 ,  H01L29/78696

公开(公告)号：JP2016163004A

公开(公告)日：2016-09-05

申请号：JP2015043410

申请日：2015-03-05

申请人： 株式会社東芝

发明人： 佐藤 慎哉 ,  佐久間 智教 ,  横山 昇 ,  松田 志津江

IPC分类号： H01L21/336 ,  H01L21/20 ,  H01L21/205 ,  H01L29/78

CPC分类号： H01L29/045 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/283 ,  H01L21/30604 ,  H01L21/3083 ,  H01L21/31 ,  H01L21/31111 ,  H01L21/324 ,  H01L21/3247 ,  H01L29/0634 ,  H01L29/0684 ,  H01L29/66477 ,  H01L29/78 ,  H01L21/2257

摘要： 【課題】歩留まりの向上が可能な半導体装置および半導体装置の製造方法を提供する。 【解決手段】第1導電形の複数の第1半導体領域11と、第2導電形の複数の第2半導体領域12と、第2導電形の第3半導体領域13と、第1導電形の第4半導体領域14と、ゲート電極20と、ゲート絶縁層21と、を有する。第1半導体領域11は、第1方向に延びている。第1半導体領域11は、第1方向と交差する第2方向において複数設けられている。第2半導体領域12は、第1方向に延びている。第1半導体領域11と第2半導体領域12は、第2方向において交互に設けられている。少なくとも1つの第2半導体領域12は、空隙25を有する。空隙25を形成する面のうち少なくとも1つの面の面方位は、(100)である。ゲート絶縁層21は、第3半導体領域13とゲート電極20との間に設けられている。 【選択図】図1

摘要翻译： 要解决的问题：提供可以提高产量的半导体器件和半导体器件制造方法。解决方案：半导体器件包括：多个第一导电类型的第一半导体区域11; 多个第二导电类型的第二半导体区域12; 第二导电类型的第三半导体区域13; 第一导电类型的第四半导体区域14; 栅电极20; 和栅极绝缘层21.每个第一半导体区域11沿第一方向延伸。 多个第一半导体区域11沿与第一方向交叉的第二方向设置。 每个第二半导体区域12沿第一方向延伸。 第一半导体区域11和第二半导体区域12沿第二方向交替设置。 至少一个第二半导体区域12具有空腔25.形成空腔25的平面外的至少一个平面的平面方向为（100）。 栅极绝缘层21设置在第三半导体区域13和栅极电极20之间。选择的图示：图1

公开(公告)号：JP5905073B2

公开(公告)日：2016-04-20

申请号：JP2014503116

申请日：2012-04-03

申请人： コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ

发明人： ジョエル・エイメリ ,  ダミアン・サロモン ,  シャオジュン・チェン ,  クリストフ・デュラン

IPC分类号： H01L21/203 ,  C23C16/01 ,  C23C16/04 ,  C23C14/04 ,  C30B25/02 ,  H01L21/316 ,  H01L21/318 ,  H01L21/205

CPC分类号： H01L21/02636 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/02521 ,  H01L21/0254 ,  H01L21/0259 ,  H01L21/02603 ,  H01L21/0262 ,  H01L21/02631 ,  H01L21/02639 ,  H01L21/02661 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/66469 ,  H01L29/775 ,  H01L29/861 ,  H01L33/18 ,  H01L33/24 ,  H01L33/38 ,  H01L29/0665 ,  H01L2924/0002

公开(公告)号：JP5785496B2

公开(公告)日：2015-09-30

申请号：JP2011531097

申请日：2009-10-05

申请人： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ,  ADVANCED MICRO DEVICES INCORPORATED

发明人： フランク ビン ヤン ,  ロヒト パル ,  マイケル ハーグローブ

IPC分类号： H01L29/78 ,  H01L21/20 ,  H01L21/8234 ,  H01L27/088 ,  H01L21/8238 ,  H01L27/092 ,  H01L21/336

CPC分类号： H01L29/66636 ,  H01L21/02433 ,  H01L21/02609 ,  H01L21/02636 ,  H01L29/045 ,  H01L29/41766 ,  H01L29/66628 ,  H01L29/7848 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02532 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656

公开(公告)号：JP5780981B2

公开(公告)日：2015-09-16

申请号：JP2012046829

申请日：2012-03-02

申请人： 東京エレクトロン株式会社

发明人： 柿本 明修 ,  中島 滋 ,  長谷部 一秀

IPC分类号： H01L21/205 ,  C23C16/14

CPC分类号： H01L21/67017 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636

公开(公告)号：JP5768456B2

公开(公告)日：2015-08-26

申请号：JP2011092285

申请日：2011-04-18

申请人： 富士通セミコンダクター株式会社

发明人： 羽根田 雅希 ,  畑田 明良 ,  片上 朗 ,  加勢 由香 ,  大久保 和哉

IPC分类号： H01L27/088 ,  H01L21/336 ,  H01L29/78 ,  H01L27/08 ,  H01L29/786 ,  H01L21/76 ,  H01L21/762 ,  H01L27/12 ,  H01L21/8234

CPC分类号： H01L21/823481 ,  H01L21/28202 ,  H01L21/76229 ,  H01L21/823425 ,  H01L29/0649 ,  H01L29/1083 ,  H01L29/518 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/823418 ,  H01L29/665

公开(公告)号：JP2015061001A

公开(公告)日：2015-03-30

申请号：JP2013194769

申请日：2013-09-20

申请人： 株式会社東芝 ,  Toshiba Corp

发明人： NISHIO JOJI ,  SHIMIZU TATSUO ,  OTA CHIHARU ,  IIJIMA RYOSUKE ,  SHINOHE TAKASHI

IPC分类号： H01L21/208 ,  H01L21/20 ,  H01L21/28 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/167 ,  H01L29/417 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC分类号： H01L21/02628 ,  H01L21/02378 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/0257 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02625 ,  H01L21/02636 ,  H01L21/0445 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66477

摘要： 【課題】デバイス特性の劣化を抑制することができる半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、基板を準備し、Si(シリコン)、C(炭素)、p型不純物、および、n型不純物を含有し、p型不純物を元素A、n型不純物を元素Dとする場合に、元素Aと元素Dとの組み合わせが、Al(アルミニウム)とN(窒素)、Ga(ガリウム)とN(窒素)、および、In(インジウム)とN(窒素)から選ばれる少なくとも一つである第1の組み合わせ、B(ボロン)とP(リン)の第2の組み合わせの少なくとも一方の組み合わせであり、第1または第2の組み合わせを構成する元素Dの濃度の元素Aの濃度に対する比が0.33より大きく1.0より小さい液相から、基板の表面にp型のSiC単結晶層を成長させる。【選択図】図2

摘要翻译： 要解决的问题：提供一种可以抑制器件特性劣化的半导体器件制造方法。本实施例的半导体器件制造方法包括以下步骤：制备衬底; 以及从含有Si（硅），C（碳），p型杂质和n型杂质的液相中在衬底的表面上生长p型SiC单晶层，并且当假设p 型杂质是元素A，n型杂质是元素D，元素A和元素D的组合是从Al（铝）和N（氮）的组合中选择的至少一种第一组合，Ga（ 镓）和N（氮）和In（铟）和N（氮）和B（硼）和P（磷）的第二组合，其中元素D的浓度与元素A的浓度的比 大于0.33且小于1.0，构成第一组合或第二组合。

公开(公告)号：JP2014221719A

公开(公告)日：2014-11-27

申请号：JP2014179414

申请日：2014-09-03

申请人： 株式会社タムラ製作所 ,  Tamura Seisakusho Co Ltd

发明人： SASAKI KOHEI

IPC分类号： C30B29/16

CPC分类号： H01L21/02609 ,  C30B23/025 ,  C30B25/186 ,  C30B25/20 ,  C30B29/16 ,  C30B29/22 ,  H01L21/02414 ,  H01L21/02433 ,  H01L21/02565 ,  H01L21/02579 ,  H01L21/02631 ,  H01L21/02636 ,  H01L21/02661 ,  H01L29/045 ,  H01L29/24 ,  H01L29/66969 ,  H01L29/7787 ,  H01L29/812 ,  H01L29/872

摘要： 【課題】結晶を効率よくエピタキシャル成長させて高品質な&bgr;−Ga2O3系結晶膜を得ることができるGa含有酸化物層成長用&bgr;−Ga2O3系単結晶基板を提供する。【解決手段】(100)面からb軸あるいはc軸を回転軸として50?以上90?以下回転させた面を主面として有するGa含有酸化物層成長用&bgr;−Ga2O3系単結晶基板を提供する。【選択図】図1

摘要翻译： 要解决的问题：提供一种用于生长含Ga氧化物层的基于GaO的单晶衬底，其能够通过有效地外延生长晶体来获得高质量的基于GaO的晶体膜。解决方案：A 用于生长待设置的含Ga氧化物层的GaBi-GaO基单晶衬底具有通过使用（100）面从（100）面旋转50°以上且90°以下而获得的主面 b轴或c轴作为旋转轴。