公开(公告)号：JP6095604B2

公开(公告)日：2017-03-15

申请号：JP2014088185

申请日：2014-04-22

Applicant: インテル・コーポレーション

Inventor： ラオラン、ディグヴィジャイ エー. ,  リ、ヨンガン ,  マネパッリ、ラウール エヌ. ,  ソト ゴンザレス、ハビエル

IPC: H01L25/07 ,  H01L25/18 ,  H01L23/12 ,  H01L25/065

CPC classification number: H01L25/50 ,  H01L21/4846 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5226 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/80 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0657 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2221/68386 ,  H01L2224/0401 ,  H01L2224/0508 ,  H01L2224/05111 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05169 ,  H01L2224/05541 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05644 ,  H01L2224/06181 ,  H01L2224/1134 ,  H01L2224/12105 ,  H01L2224/13005 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/16146 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/8385 ,  H01L2224/9222 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2924/01029 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/40501

公开(公告)号：JP5837697B2

公开(公告)日：2015-12-24

申请号：JP2014533780

申请日：2012-09-10

Applicant: ダンフォス・シリコン・パワー・ゲーエムベーハー

Inventor： ベッカー,マルティン ,  アイゼレ,ロナルト ,  オステルヴァルト,フランク ,  ルヅキ,ヤーチェク

IPC: H01L21/60

CPC classification number: H01L24/85 ,  H01L21/6835 ,  H01L23/4924 ,  H01L23/562 ,  H01L24/05 ,  H01L24/48 ,  H01L24/49 ,  H01L2221/68372 ,  H01L2224/03013 ,  H01L2224/0311 ,  H01L2224/04042 ,  H01L2224/0603 ,  H01L2224/2908 ,  H01L2224/32225 ,  H01L2224/45014 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45147 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/48491 ,  H01L2224/49111 ,  H01L2224/73265 ,  H01L2224/786 ,  H01L2224/83801 ,  H01L2224/8382 ,  H01L2224/8384 ,  H01L2224/85001 ,  H01L24/45 ,  H01L2924/00015 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/10253 ,  H01L2924/1203 ,  H01L2924/181

公开(公告)号：JP5703010B2

公开(公告)日：2015-04-15

申请号：JP2010280951

申请日：2010-12-16

Applicant: 新光電気工業株式会社

Inventor： 経塚 正宏 ,  日詰 徹 ,  立岩 昭彦

IPC: H01L23/29 ,  H01L23/31 ,  H01L23/12

CPC classification number: H01L24/19 ,  H01L21/6835 ,  H01L23/3157 ,  H01L23/562 ,  H01L24/20 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H05K1/185 ,  H01L2221/68372 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/221 ,  H01L2224/24226 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/83005 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/06548 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15788 ,  H01L2924/18162 ,  H05K2201/09136 ,  H05K3/4682

公开(公告)号：JP5545000B2

公开(公告)日：2014-07-09

申请号：JP2010093260

申请日：2010-04-14

Applicant: 富士電機株式会社

Inventor： 裕一 浦野

IPC: H01L29/78 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/739

CPC classification number: H01L21/6836 ,  H01L23/3107 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L2221/68372 ,  H01L2221/68386 ,  H01L2224/03464 ,  H01L2224/0381 ,  H01L2224/04026 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05571 ,  H01L2224/05644 ,  H01L2224/0603 ,  H01L2224/06181 ,  H01L2224/29111 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48644 ,  H01L2224/48699 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/741 ,  H01L2224/93 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01043 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2224/03 ,  H01L2924/01015 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/48744 ,  H01L2224/05552

公开(公告)号：JP5500464B2

公开(公告)日：2014-05-21

申请号：JP2011554061

申请日：2010-02-10

Applicant: マイクロン テクノロジー, インク.

Inventor： リー，ジン ,  ジアーン，トーンビー

IPC: H01L23/12 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L25/10 ,  H01L25/11 ,  H01L25/18 ,  H05K3/46

CPC classification number: H01L21/76898 ,  H01L21/6836 ,  H01L24/16 ,  H01L24/96 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68359 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05025 ,  H01L2224/05111 ,  H01L2224/05118 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05164 ,  H01L2224/05166 ,  H01L2224/05169 ,  H01L2224/05171 ,  H01L2224/05178 ,  H01L2224/0518 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/0557 ,  H01L2224/05611 ,  H01L2224/05644 ,  H01L2224/05664 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/27416 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2924/013

公开(公告)号：JP2014507065A

公开(公告)日：2014-03-20

申请号：JP2013546200

申请日：2011-12-09

Applicant: アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated

Inventor： ナーガラージャン ラージャゴーパーラン， ,  ジエ パク， ,  ライアン ヤマセ， ,  シャミク パテル， ,  トーマス ノワック， ,  リー−クン シャ， ,  ボク ホーエン キム， ,  ラン ティン， ,  ジム バルディーノ， ,  メユール ナイク， ,  セシュ ラマスワミ，

IPC: H01L21/3205 ,  H01L21/316 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532

CPC classification number: H01L24/13 ,  H01L21/02074 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/3065 ,  H01L21/31116 ,  H01L21/67103 ,  H01L21/67109 ,  H01L21/6719 ,  H01L21/6835 ,  H01L21/68792 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76898 ,  H01L24/11 ,  H01L24/742 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2224/11002 ,  H01L2224/11452 ,  H01L2224/1182 ,  H01L2224/13562 ,  H01L2224/1357 ,  H01L2224/13687 ,  H01L2224/742 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2924/05042 ,  H01L2924/00

Abstract: シリコン貫通ビアの製造方法はシリコンプレートに複数の貫通孔をエッチングすることを含む。 酸化物ライナが、シリコンプレートの表面、ならびに貫通孔の側壁および底部壁に堆積される。 次に、金属導体が貫通孔内に堆積される。 別のバージョンでは、酸化物ライナとともに同時に使用することができる窒化ケイ素パッシベーション層が基板のシリコンプレートの露出した裏面に堆積される。
【選択図】図１Ｇ

公开(公告)号：JP2012221998A

公开(公告)日：2012-11-12

申请号：JP2011082951

申请日：2011-04-04

Applicant: Toshiba Corp ,  株式会社東芝

Inventor： ENDO MITSUYOSHI

IPC: H01L25/065 ,  H01L21/822 ,  H01L25/07 ,  H01L25/18 ,  H01L27/04

CPC classification number: H01L25/0657 ,  H01L21/6836 ,  H01L21/76898 ,  H01L22/22 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/24 ,  H01L24/82 ,  H01L24/83 ,  H01L24/92 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/24146 ,  H01L2224/32145 ,  H01L2224/82005 ,  H01L2224/82031 ,  H01L2224/83005 ,  H01L2224/9202 ,  H01L2224/92132 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06544 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2224/80 ,  H01L2224/03 ,  H01L2224/83 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a structure in which semiconductor wafers are bonded with each other.SOLUTION: A semiconductor wafer manufacturing method of forming vias penetrating a plurality of semiconductor wafers comprises: detecting each chip before laminating the wafers to preliminarily remove a part of a via land by using means such as a medicine solution in the case where a defective chip is found, so as not to electrically connecting the via land and the through via; subsequently, laminating the semiconductor wafers; and forming the through vias from a surface on the side opposite to a bonded surface. As a result of removal of a part of the via land, a configuration such that the through vias and the defective chip are not be electrically connected can be achieved.

Abstract translation: 要解决的问题：提供半导体晶片彼此结合的结构。 解决方案：形成穿透多个半导体晶片的通孔的半导体晶片制造方法包括：在层压晶片之前，通过使用诸如药液的方法来检测每个芯片以预先去除一部分通孔接地，在这种情况下 发现有缺陷的芯片，以便不使通孔焊盘和通孔电连接; 随后，层压半导体晶片; 以及从与接合表面相对的一侧的表面形成通孔。 通过去除通路区域的一部分的结果，可以实现使通孔和有缺陷的芯片不电连接的结构。 版权所有（C）2013，JPO＆INPIT

公开(公告)号：JP2012178520A

公开(公告)日：2012-09-13

申请号：JP2011041735

申请日：2011-02-28

Applicant: Elpida Memory Inc ,  エルピーダメモリ株式会社

Inventor： FUJII SEIYA

IPC: H01L21/3205 ,  H01L21/768 ,  H01L23/12 ,  H01L23/522 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L23/481 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/5226 ,  H01L23/544 ,  H01L24/04 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68372 ,  H01L2223/54426 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/05599 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/11005 ,  H01L2224/1146 ,  H01L2224/11462 ,  H01L2224/1147 ,  H01L2224/13009 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/73204 ,  H01L2224/81132 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06544 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To smooth an inner wall side face of a hole having a recessed shape by making a part of a sidewall protecting film left on the inner wall side face of the hole, and to fill the inside of the hole with material while keeping a high filling property without generating any void even when filling the inside of the hole with material in a subsequent step.SOLUTION: A manufacturing method of a semiconductor apparatus includes the steps of providing a mask on a rear surface of a semiconductor substrate, forming a hole which passes through the semiconductor substrate and has a recessed inner wall side face and of which the inner wall side face is covered with a sidewall protecting film, and removing the mask so as to make a part of the sidewall protecting film left.

Abstract translation: 要解决的问题：通过使侧壁保护膜的一部分残留在孔的内壁侧面上，并且填充孔的内部来平滑具有凹陷形状的孔的内壁侧面 即使在随后的步骤中用材料填充孔的内部的同时保持高填充性而不产生任何空隙的材料。 解决方案：半导体装置的制造方法包括以下步骤：在半导体衬底的后表面上设置掩模，形成通过半导体衬底并具有凹入的内壁侧面的孔，并且其内部 壁侧面被侧壁保护膜覆盖，并且去除掩模以使侧壁保护膜的一部分留下。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：JP2012129419A

公开(公告)日：2012-07-05

申请号：JP2010280951

申请日：2010-12-16

Applicant: Shinko Electric Ind Co Ltd ,  新光電気工業株式会社

Inventor： KYOZUKA MASAHIRO ,  HIZUME TORU ,  TATEIWA AKIHIKO

IPC: H01L23/12 ,  H01L23/29 ,  H01L23/31

CPC classification number: H01L24/19 ,  H01L21/6835 ,  H01L23/3157 ,  H01L23/562 ,  H01L24/20 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/19 ,  H01L2224/221 ,  H01L2224/24226 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/06548 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15788 ,  H01L2924/18162 ,  H05K1/185 ,  H05K3/4682 ,  H05K2201/09136 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/82 ,  H01L2224/81 ,  H01L2224/83005

Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor package which can prevent warpage and can enhance rigidity, and to provide a method for manufacturing the same.SOLUTION: The semiconductor package includes: a semiconductor chip; a resin portion formed so as to cover the semiconductor chip; a wiring structure which is formed on the resin portion and is electrically connected to the semiconductor chip; and a warpage preventing member which is provided on the resin portion and has the coefficient of thermal expansion closer to that of the semiconductor chip than that of the wiring structure.

Abstract translation: 要解决的问题：提供一种能够防止翘曲并提高刚性的半导体封装，并提供其制造方法。 解决方案：半导体封装包括：半导体芯片; 形成为覆盖半导体芯片的树脂部; 布线结构，形成在树脂部分上并与半导体芯片电连接; 以及设置在所述树脂部分上并且具有比所述布线结构的热膨胀系数更接近半导体芯片的热膨胀系数的翘曲防止构件。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：JP4937842B2

公开(公告)日：2012-05-23

申请号：JP2007150289

申请日：2007-06-06

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 孝洋 内藤 ,  保廣 吉村 ,  道宏 川下 ,  直敬 田中 ,  隆 赤沢

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L21/76898 ,  H01L21/6835 ,  H01L24/05 ,  H01L24/90 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/0401 ,  H01L2224/05025 ,  H01L2224/05553 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/1134 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2224/90 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/05552

Abstract: A through silicon via reaching a pad from a second surface of a semiconductor substrate is formed. A penetration space in the through silicon via is formed of a first hole and a second hole with a diameter smaller than that of the first hole. The first hole is formed from the second surface of the semiconductor substrate to the middle of the interlayer insulating film. Further, the second hole reaching the pad from the bottom of the first hole is formed. Then, the interlayer insulating film formed on the first surface of the semiconductor substrate has a step shape reflecting a step difference between the bottom surface of the first hole and the first surface of the semiconductor substrate. More specifically, the thickness of the interlayer insulating film between the bottom surface of the first hole and the pad is smaller than that in other portions.

Abstract translation: 形成从半导体衬底的第二表面到达焊盘的通硅。 贯穿硅通孔中的穿透空间由直径小于第一孔直径的第一孔和第二孔形成。 第一孔由半导体衬底的第二表面到层间绝缘膜的中间形成。 此外，形成从第一孔的底部到达垫的第二孔。 然后，形成在半导体衬底的第一表面上的层间绝缘膜具有反映第一孔的底表面和半导体衬底的第一表面之间的台阶差的台阶形状。 更具体地说，第一孔的底表面和垫之间的层间绝缘膜的厚度小于其它部分的厚度。