利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

224 条记录 (耗时 0.026 秒)

    Structure for reducing integrated circuit corner peeling
    142.
    发明授权
    Structure for reducing integrated circuit corner peeling 有权
    减少集成电路拐角剥离的结构

    公开(公告)号：US08373254B2

    公开(公告)日：2013-02-12

    申请号：US12181663

    申请日：2008-07-29

    申请人： Hsien-Wei Chen ,  Yu-Wen Liu ,  Hao-Yi Tsai

    发明人： Hsien-Wei Chen ,  Yu-Wen Liu ,  Hao-Yi Tsai

    IPC分类号： H01L21/302 ,  H01L23/58

    CPC分类号： H01L23/49811 ,  H01L21/78 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A crack prevention structure that reduces integrated circuit corner peeling and reduces cracking is disclosed. The crack prevention structure comprises a semiconductor substrate; a first plurality of dielectric layers of a first material disposed over the semiconductor substrate; a second plurality of dielectric layers of a second material different than the first material, disposed on the first plurality of dielectric layers, wherein the first plurality of dielectric layers and the second plurality of dielectric layers meet at an interface; and a plurality of metal structures and a plurality of via structures formed through the interface of the first plurality of dielectric layers and the second plurality of dielectric layers.

    摘要翻译： 公开了一种减少集成电路角剥离并减少开裂的防裂结构。 防裂结构包括半导体衬底; 设置在所述半导体衬底上的第一材料的第一多个电介质层; 设置在所述第一多个电介质层上的第二材料的不同于所述第一材料的第二多个电介质层，其中所述第一多个电介质层和所述第二多个电介质层在界面处相交; 以及通过所述第一多个介电层和所述第二多个电介质层的界面形成的多个金属结构体和多个通孔结构。

    STRUCTURE DESIGNS AND METHODS FOR INTEGRATED CIRCUIT ALIGNMENT
    143.
    发明申请
    STRUCTURE DESIGNS AND METHODS FOR INTEGRATED CIRCUIT ALIGNMENT 有权
    用于集成电路对齐的结构设计和方法

    公开(公告)号：US20120299159A1

    公开(公告)日：2012-11-29

    申请号：US13117549

    申请日：2011-05-27

    申请人： Hsien-Wei Chen

    发明人： Hsien-Wei Chen

    IPC分类号： H01L23/544 ,  H01L21/76

    CPC分类号： H01L23/544 ,  G03F7/70625 ,  G03F7/70633 ,  G03F7/70683 ,  G03F9/7076 ,  G03F9/7084 ,  H01L21/50 ,  H01L27/0203 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Devices and methods for pattern alignment are disclosed. In one embodiment, a semiconductor device includes a die including an integrated circuit region, an assembly isolation region around the integrated circuit region, and a seal ring region around the assembly isolation region. The device further includes a die alignment mark disposed within the seal ring region or the assembly isolation region.

    摘要翻译： 公开了用于图案对准的装置和方法。 在一个实施例中，半导体器件包括具有集成电路区域的集成电路，集成电路区域周围的组件隔离区域和围绕组件隔离区域的密封环区域。 该装置还包括设置在密封环区域或组件隔离区域内的管芯对准标记。

    SEMICONDUCTOR TEST PAD STRUCTURES
    149.
    发明申请
    SEMICONDUCTOR TEST PAD STRUCTURES 有权

    公开(公告)号：US20110287627A1

    公开(公告)日：2011-11-24

    申请号：US13197003

    申请日：2011-08-03

    申请人： Hsien-Wei Chen ,  Ying-Ju Chen ,  Yu-Wen Liu ,  Hao-Yi Tsai ,  Shin-Puu Jeng

    发明人： Hsien-Wei Chen ,  Ying-Ju Chen ,  Yu-Wen Liu ,  Hao-Yi Tsai ,  Shin-Puu Jeng

    IPC分类号： H01L21/768

    CPC分类号： H01L22/34 ,  H01L24/05 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/00

    摘要： A semiconductor test pad interconnect structure with integrated die-separation protective barriers. The interconnect structure includes a plurality of stacked metal layers each having an electrically conductive test pad separated from other test pads by a dielectric material layer. In one embodiment, at least one metallic via bar is embedded into the interconnect structure and electrically interconnects each of the test pads in the metal layers together. The via bar extends substantially along an entire first side defined by each test pad in some embodiments. In other embodiments, a pair of opposing via bars may be provided that are arranged on opposite sides of a die singulation saw cut line defined in a scribe band on a semiconductor wafer.

    摘要翻译： 具有集成的模具隔离保护屏障的半导体测试焊盘互连结构。 互连结构包括多个堆叠的金属层，每个层具有通过介电材料层与其它测试焊盘分离的导电测试焊盘。 在一个实施例中，至少一个金属通孔条被嵌入到互连结构中，并将金属层中的每个测试焊盘电连接在一起。 在一些实施例中，通孔棒基本上沿着由每个测试垫限定的整个第一侧面延伸。 在其它实施例中，可以提供一对相对的通孔条，其布置在限定在半导体晶片上的划线带中的模切单切锯切线的相对侧上。