公开(公告)号：US20080203473A1

公开(公告)日：2008-08-28

申请号：US10561732

申请日：2004-06-10

申请人： Raymond J. E. Hueting ,  Erwin A. Hijzen

发明人： Raymond J. E. Hueting ,  Erwin A. Hijzen

IPC分类号： H01L29/78

CPC分类号： H01L29/0847 ,  H01L29/402 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/7825 ,  H01L29/7838

摘要： A field-effect transistor having cells (18) each having a source region (22), source body region (26), drift region (20), drain body region (28) and drain region (24) arranged longitudinally, laterally alternating with structures to achieve a reduced surface field. In embodiments, the structures can include longitudinally spaced insulated gate trenches (35) defining a gate region (31) adjacent the source or drain region (22, 24) and a longitudinally extending potential plate region (33) adjacent the drift region (20). Alternatively, a separate potential plate region (33) or a longitudinally extending semi-insulating field plate (50) may be provided adjacent the drift region (20). The transistor is suitable for bi-directional switching.

摘要翻译： 一种具有单元（18）的场效应晶体管，每个单元具有源区域（22），源体区域（26），漂移区域（20），漏极体区域（28）和漏极区域（24） 结构实现减少的表面场。 在实施例中，结构可以包括限定邻近源极或漏极区域（22,24）的栅极区域（31）和邻近漂移区域（20）的纵向延伸的电位板区域（33）的纵向隔开的绝缘栅极沟槽（35） 。 或者，可以在漂移区域（20）附近设置单独的电位板区域（33）或纵向延伸的半绝缘场板（50）。 晶体管适用于双向开关。

公开(公告)号：US07332398B2

公开(公告)日：2008-02-19

申请号：US10538214

申请日：2003-12-08

申请人： Michael A. A. In't Zandt ,  Erwin A. Hijzen

发明人： Michael A. A. In't Zandt ,  Erwin A. Hijzen

IPC分类号： H01L21/336

CPC分类号： H01L29/7813 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/511 ,  H01L29/513 ,  H01L29/518

摘要： A method of manufacturing a trench-gate semiconductor device (1), the method including forming trenches (20) in a semiconductor body (10) in an active transistor cell area of the device, the trenches (20) each having a trench bottom and trench sidewalls, and providing silicon oxide gate insulation (21) in the trenches such that the gate insulation (33) at the trench bottoms is thicker than the gate insulation (21) at the trench sidewalls in order to reduce the gate-drain capacitance of the device. The method includes, after forming the trenches (20), the steps of: (a) forming a silicon oxide layer (21) at the trench bottoms and trench sidewalls; (b) depositing a layer of doped polysilicon (31) adjacent the trench bottoms and trench side walls; (c) forming silicon nitride spacers (32) on the doped polysilicon (21) adjacent the trench sidewalls leaving the doped polysilicon exposed at the trench bottoms; (d) thermally oxidising the exposed doped polysilicon to grow said thicker gate insulation (33) at the trench bottoms; (e) removing the silicon nitride spacers (32); and (f) depositing gate conductive material (34) within the trenches to form a gate electrode for the device. The final thickness of the thicker gate insulation (33) at the trench bottoms is well controlled by the thickness of the layer of doped polysilicon (31) deposited in step (b). Also the doped (preferably greater than 5 e 19 cm-3) polysilicon oxidises fast at low temperatures (preferably 700-800° C.), reducing the risk of diffusing (e.g. p body) implantations present in the device at that stage.

摘要翻译： 一种制造沟槽栅极半导体器件（1）的方法，所述方法包括在器件的有源晶体管单元区域中的半导体本体（10）中形成沟槽（20），所述沟槽（20）各自具有沟槽底部和 沟槽侧壁，并且在沟槽中提供氧化硅栅极绝缘体（21），使得在沟槽底部处的栅极绝缘体（33）比沟槽侧壁处的栅极绝缘体（21）更厚，以便降低栅极 - 漏极电容 装置。 该方法包括在形成沟槽（20）之后的步骤：（a）在沟槽底部和沟槽侧壁处形成氧化硅层（21）; （b）在沟槽底部和沟槽侧壁附近沉积一层掺杂多晶硅（31）; （c）在与沟槽侧壁相邻的掺杂多晶硅（21）上形成氮化硅间隔物（32），留下在沟槽底部暴露的掺杂多晶硅; （d）热氧化暴露的掺杂多晶硅以在沟槽底部生长所述较厚的栅极绝缘体（33）; （e）去除氮化硅间隔物（32）; 和（f）在所述沟槽内淀积栅极导电材料（34）以形成所述器件的栅电极。 沟槽底部较厚的栅极绝缘体（33）的最终厚度由步骤（b）中沉积的掺杂多晶硅层（31）的厚度很好地控制。 此外，掺杂（优选大于5埃19厘米3）的多晶硅在低温（优选700-800℃）下快速氧化，降低了在该阶段存在于器件中的扩散（例如p体）植入的风险。

公开(公告)号：US07199010B2

公开(公告)日：2007-04-03

申请号：US10538212

申请日：2003-12-08

申请人： Erwin A. Hijzen ,  Raymond J. E. Hueting ,  Michael A. A. In't Zandt

发明人： Erwin A. Hijzen ,  Raymond J. E. Hueting ,  Michael A. A. In't Zandt

IPC分类号： H01L21/336 ,  H01L21/3205 ,  H01L29/76

CPC分类号： H01L29/7813 ,  H01L21/28202 ,  H01L21/28211 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/511 ,  H01L29/518

摘要： A method of making a trench MOSFET includes forming a nitride liner 50 on the sidewalls 28 of a trench and a plug of doped polysilicon 26 at the bottom of a trench. The plug of polysilicon 26 may then be oxidised to form a thick oxide plug 30 at the bottom of the trench whilst the nitride liner 50 protects the sidewalls 28 from oxidation. This forms a thick oxide plug at the bottom of the trench thereby reducing capacitance between gate and drain.

摘要翻译： 制造沟槽MOSFET的方法包括在沟槽的侧壁28上形成氮化物衬垫50，在沟槽的底部形成掺杂多晶硅26的插塞。 然后可以将多晶硅26的塞子氧化以在沟槽的底部形成厚的氧化物塞30，而氮化物衬垫50保护侧壁28免受氧化。 这在沟槽的底部形成厚的氧化物塞，从而减小栅极和漏极之间的电容。

公开(公告)号：US06956264B2

公开(公告)日：2005-10-18

申请号：US10308656

申请日：2002-12-03

申请人： Erwin A. Hijzen ,  Michael A. A. In't Zandt ,  Raymond J. E. Hueting

发明人： Erwin A. Hijzen ,  Michael A. A. In't Zandt ,  Raymond J. E. Hueting

IPC分类号： H01L29/41 ,  H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/47 ,  H01L29/49 ,  H01L29/51 ,  H01L29/78 ,  H01L29/872 ,  H01L29/76 ,  H01L29/94

CPC分类号： H01L29/7813 ,  H01L21/28211 ,  H01L29/4232 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/51 ,  H01L29/511 ,  H01L29/872

摘要： In semiconductor devices which include an insulated trench electrode (11) in a trench (20), for example, trench-gate field effect power transistors and trenched Schottky diodes, a cavity (23) is provided between the bottom (25) of the trench electrode (11) and the bottom (27) of the trench (20) to reduce the dielectric coupling between the trench electrode (11) and the body portion at the bottom (27) of the trench in a compact manner. In power transistors, the reduction in dielectric coupling reduces switching power losses, and in Schottky diodes, it enables the trench width to be reduced.

摘要翻译： 在包括沟槽（20）中的绝缘沟槽电极（11）的半导体器件中，例如沟槽栅场效应功率晶体管和沟槽肖特基二极管，在沟槽的底部（25）之间提供空腔（23） 电极（11）和沟槽（20）的底部（27），以紧凑的方式减小沟槽电极（11）和沟槽底部（27）处的主体部分之间的电介质耦合。 在功率晶体管中，介电耦合的减小降低了开关功率损耗，而在肖特基二极管中，能够减小沟槽宽度。

公开(公告)号：US06936890B2

公开(公告)日：2005-08-30

申请号：US10236175

申请日：2002-09-06

申请人： Raymond J. E. Hueting ,  Erwin A. Hijzen ,  Michael A. A. In't Zandt

发明人： Raymond J. E. Hueting ,  Erwin A. Hijzen ,  Michael A. A. In't Zandt

IPC分类号： H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/739 ,  H01L29/78 ,  H01L27/108 ,  H01L29/76 ,  H01L29/94 ,  H01L31/119

CPC分类号： H01L29/7813 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/7811

摘要： A RESURF trench gate MOSFET has a sufficiently small pitch (close spacing of neighbouring trenches) that intermediate areas of the drain drift region are depleted in the blocking condition of the MOSFET. However, premature breakdown can still occur in this known device structure at the perimeter/edge of the active device area and/or adjacent the gate bondpad. To counter premature breakdown, the invention adopts two principles: the gate bondpad is either connected to an underlying stripe trench network surrounded by active cells, or is directly on top of the active cells, and a compatible 2D edge termination scheme is provided around the RESURF active device area. These principles can be implemented in various cellular layouts e.g. a concentric annular device geometry, which may be circular or rectangular or ellipsoidal, in the active area and in the edge termination, or a device array of such concentric hexagonal or circular stripe cells, or a device array of square active cells with stripe edge cells, or a device array of hexagonal active cells with an edge termination of hexagonal edge cells.

摘要翻译： RESURF沟槽栅极MOSFET具有足够小的间距（相邻沟槽的紧密间隔），漏极漂移区的中间区域在MOSFET的阻塞状态下耗尽。 然而，在已知的器件结构中，在有源器件区域的周边/边缘处和/或与栅极接合焊盘相邻处，仍然会发生过早击穿。 为了防止过早击穿，本发明采用两个原则：栅极接合板或者连接到由有源单元包围的底层条纹沟槽网络，或者直接位于有源单元的顶部，并且在RESURF周围提供兼容的2D边缘终端方案 有源设备区域。 这些原理可以在各种蜂窝布局中实现，例如。 在活动区域​​和边缘终止中可以是圆形或矩形或椭圆形的同心环形装置几何形状，或这种同心六边形或圆形条纹细胞的装置阵列，或具有条纹边缘细胞的方形活性细胞的装置阵列 ，或具有六边形边缘单元的边缘终止的六边形活性单元的器件阵列。

公开(公告)号：US06600194B2

公开(公告)日：2003-07-29

申请号：US09803325

申请日：2001-03-09

申请人： Raymond J. E. Hueting ,  Erwin A. Hijzen ,  Rob Van Dalen

发明人： Raymond J. E. Hueting ,  Erwin A. Hijzen ,  Rob Van Dalen

IPC分类号： H01L2976

CPC分类号： H01L29/7813 ,  H01L27/088 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/7809 ,  H01L29/7811 ,  H01L29/7827 ,  H01L29/8122

摘要： A field-effect semiconductor device, for example a MOSFET of the trench-gate type, comprises side-by-side device cells at a surface (10a) of a semiconductor body (10), and at least one drain connection (41) that extends in a drain trench (40) from the body surface (10a) to an underlying drain region (14a). A channel-accommodating region (15) of the device extends laterally to the drain trench (40). The drain trench (40) extends through the thickness of the channel-accommodating region (15) to the underlying drain region (14a), and the drain connection (41) is separated from the channel-accommodating region (15) by an intermediate insulating layer (24) on side-walls of the drain trench (40). A compact cellular layout can be achieved, with a significant proportion of the total cellular layout area accommodating conduction channels (12). The configuration in a discrete device avoids a need to use a substrate conduction path and so advantageously reduces the ON resistance of the device.

摘要翻译： 场效应半导体器件（例如沟槽栅型MOSFET）包括在半导体本体（10）的表面（10a）处的并排器件单元，以及至少一个漏极连接（41），其中， 在漏极沟槽（40）中从主体表面（10a）延伸到下面的漏极区域（14a）。 器件的通道容纳区域（15）横向延伸到漏极沟槽（40）。 漏极沟槽（40）通过沟道容纳区域（15）的厚度延伸到下面的漏极区域（14a），并且漏极连接部分（41）通过中间绝缘体与沟道容纳区域（15）分离 层（24）在排水沟槽（40）的侧壁上。 可以实现紧凑的蜂窝布局，其中大部分的总细胞布局区域容纳传导通道（12）。 分立器件中的配置避免了使用衬底传导路径的需要，因此有利地降低了器件的导通电阻。

公开(公告)号：US06441454B2

公开(公告)日：2002-08-27

申请号：US09773412

申请日：2001-02-01

申请人： Erwin A. Hijzen ,  Raymond J. E. Hueting

发明人： Erwin A. Hijzen ,  Raymond J. E. Hueting

IPC分类号： H01L27095

CPC分类号： H01L29/407 ,  H01L29/872 ,  H01L29/8725

摘要： Inner trenches (11) of a trenched Schottky rectifier (1a; 1b; 1c; 1d) bound a plurality of rectifier areas (43a) where the Schottky electrode (3) forms a Schottky barrier 43 with a drift region (4). A perimeter trench (18) extends around the outer perimeter of the plurality of rectifier areas (43a). These trenches (11, 18) accommodate respective inner field-electrodes (31) and a perimeter field-electrode (38) that are connected to the Schottky electrode (3). The inner field-electrodes (11) are capacitively coupled to the drift region (4) via dielectric material (21) that lines the inner trenches (11). The perimeter field-electrode (38) is capacitively coupled across dielectric material (28) on the inside wall (18a) of the perimeter trench 18, without acting on any outside wall (18b). Furthermore, the inner and perimeter trenches (11, 18) are closely spaced and the intermediate areas (4a, 4b) of the drift region (4) are lowly doped. The spacing is so close and the doping is so low that the depletion layer (40) formed in the drift region (4), from the Schottky barrier (43) and from the field-relief regions (31,21; 38,28) in the blocking state of the rectifier, may deplete the whole of the intermediate areas (4a, 4b) between the trenches (11, 18) at a blocking voltage just below the breakdown voltage. This arrangement reduces the risk of premature breakdown that can occur at high field points in the depletion layer (40), especially at the perimeter of the array of rectifier areas (43a).

摘要翻译： 沟槽肖特基整流器（1a; 1b; 1c; 1d）的内沟槽（11）结合了多个整流器区域（43a），其中肖特基电极（3）形成具有漂移区域（4）的肖特基势垒43。 周边沟槽（18）围绕多个整流器区域（43a）的外周延伸。 这些沟槽（11,18）适应连接到肖特基电极（3）的相应的内部场电极（31）和周边场电极（38）。 内部场电极（11）通过对内部沟槽（11）进行导线的电介质材料（21）电容耦合到漂移区域（4）。 周边场电极（38）电容耦合在周边沟槽18的内壁（18a）上的介电材料（28）上，而不作用在任何外壁（18b）上。 此外，内部和周边沟槽（11,18）紧密地间隔开，并且漂移区域（4）的中间区域（4a，4b）被低掺杂。 间隔非常接近，并且掺杂如此之低，使得在漂移区（4）中形成的来自肖特基势垒（43）和从场释放区（31,21; 38,28）形成的耗尽层（40） 在整流器的阻塞状态下，可能在刚好低于击穿电压的阻塞电压下消耗沟槽（11,18）之间的整个中间区域（4a，4b）。 这种布置降低了可能在耗尽层（40）中的高场点发生的过早击穿的风险，特别是在整流器区域阵列（43a）的周边。

公开(公告)号：US07696599B2

公开(公告)日：2010-04-13

申请号：US10580619

申请日：2004-11-26

申请人： Raymond J. E. Hueting ,  Erwin A. Hijzen

发明人： Raymond J. E. Hueting ,  Erwin A. Hijzen

IPC分类号： H01L29/93 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/42368 ,  H01L29/4238

摘要： A trench MOSFET with drain (8), drift region (10) body (12) and source (14). In order to improve the figure of merit for use of the MOSFET as control and sync FETs, the trench (20) is partially filled with dielectric (24) adjacent to the drift region (10) and a graded doping profile is used in the drift region (10).

摘要翻译： 具有漏极（8），漂移区（10）主体（12）和源极（14）的沟槽MOSFET。 为了改善使用MOSFET作为控制和同步FET的品质因数，沟槽（20）部分地被与漂移区（10）相邻的电介质（24）填充，并且在漂移中使用渐变掺杂分布 区域（10）。

公开(公告)号：US07671440B2

公开(公告)日：2010-03-02

申请号：US10561732

申请日：2004-06-10

申请人： Raymond J. E. Hueting ,  Erwin A. Hijzen

发明人： Raymond J. E. Hueting ,  Erwin A. Hijzen

IPC分类号： H01L29/76

CPC分类号： H01L29/0847 ,  H01L29/402 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/7825 ,  H01L29/7838

摘要： A field-effect transistor having cells (18) each having a source region (22), source body region (26), drift region (20), drain body region (28) and drain region (24) arranged longitudinally, laterally alternating with structures to achieve a reduced surface field. In embodiments, the structures can include longitudinally spaced insulated gate trenches (35) defining a gate region (31) adjacent the source or drain region (22, 24) and a longitudinally extending potential plate region (33) adjacent the drift region (20). Alternatively, a separate potential plate region (33) or a longitudinally extending semi-insulating field plate (50) may be provided adjacent the drift region (20). The transistor is suitable for bi-directional switching.

摘要翻译： 一种具有单元（18）的场效应晶体管，每个单元具有源区域（22），源体区域（26），漂移区域（20），漏极体区域（28）和漏极区域（24） 结构实现减少的表面场。 在实施例中，结构可以包括限定邻近源极或漏极区域（22,24）的栅极区域（31）的纵向间隔开的绝缘栅极沟槽（35）和邻近漂移区域（20）的纵向延伸的电位板区域（33） 。 或者，可以在漂移区域（20）附近设置单独的电位板区域（33）或纵向延伸的半绝缘场板（50）。 晶体管适用于双向开关。

公开(公告)号：US07538337B2

公开(公告)日：2009-05-26

申请号：US11629657

申请日：2005-06-07

申请人： Erwin A. Hijzen ,  Erik P. A. M. Bakkers ,  Raymond J. E. Hueting ,  Abraham R. Balkenende

发明人： Erwin A. Hijzen ,  Erik P. A. M. Bakkers ,  Raymond J. E. Hueting ,  Abraham R. Balkenende

IPC分类号： H01L29/04 ,  H01L47/00

CPC分类号： H01L29/775 ,  B82Y10/00 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/02603 ,  H01L21/02639 ,  H01L21/02653 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/267 ,  H01L29/66666 ,  H01L29/78642 ,  H01L29/78681 ,  H01L29/78696 ,  H01L29/861 ,  H01L29/872 ,  H01L51/0048 ,  H01L51/0052 ,  H01L51/0512 ,  H01L2924/0002 ,  Y10S977/70 ,  Y10S977/701 ,  Y10S977/707 ,  Y10S977/72 ,  Y10S977/721 ,  Y10S977/722 ,  Y10S977/723 ,  Y10S977/742 ,  Y10S977/762 ,  Y10S977/938 ,  H01L2924/00

摘要： Semiconductor devices may be fabricated using nanowires. In an example embodiment, a conductive gate may be used to control conduction along the nanowires, in which case one of the contacts is a drain and the other a source. The nanowires may be grown in a trench or through-hole in a substrate or in particular in an epitaxial layer on substrate. In another example embodiment, the gate may be provided only at one end of the nanowires. The nanowires can be of the same material along their length; alternatively different materials can be used, especially different materials adjacent to the gate and between the gate and the base of the trench.

摘要翻译： 可以使用纳米线制造半导体器件。 在示例性实施例中，可以使用导电栅极来控制沿着纳米线的导通，在这种情况下，一个触点是漏极，另一个是源极。 纳米线可以在衬底中的沟槽或通孔中生长，或特别是在衬底上的外延层中生长。 在另一示例性实施例中，栅极可以仅在纳米线的一端提供。 纳米线沿其长度可以是相同的材料; 可以使用不同的材料，特别是与栅极相邻并且在沟槽的栅极和基底之间的不同材料。