利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

59 条记录 (耗时 0.04 秒)

    Method for depositing a metal layer on a semiconductor interconnect structure
    33.
    发明授权
    Method for depositing a metal layer on a semiconductor interconnect structure 有权
    在半导体互连结构上沉积金属层的方法

    公开(公告)号：US06949461B2

    公开(公告)日：2005-09-27

    申请号：US10318605

    申请日：2002-12-11

    申请人： Sandra G. Malhotra ,  Andrew Herbert Simon

    发明人： Sandra G. Malhotra ,  Andrew Herbert Simon

    IPC分类号： H01L20060101 ,  H01L21/28 ,  H01L21/4763 ,  H01L21/768

    CPC分类号： H01L21/76844 ,  H01L21/76805 ,  H01L21/76865

    摘要： Disclosed is a method for depositing a metal layer on an interconnect structure for a semiconductor wafer. In the method, a metal conductor is covered by a dielectric layer. The dielectric layer is patterned so as to expose the metal conductor. A liner layer is then deposited into the pattern. The liner layer is then argon sputter etched to remove the liner layer and expose the metal conductor. In the process of argon sputter etching, the liner layer is redeposited onto the sidewall of the pattern. Lastly, an additional layer is deposited into the pattern and covers the redeposited liner layer.

    摘要翻译： 公开了一种用于在半导体晶片的互连结构上沉积金属层的方法。 在该方法中，金属导体被介电层覆盖。 图案化电介质层以暴露金属导体。 然后将衬垫层沉积到图案中。 然后对衬垫层进行氩溅射蚀刻以去除衬里层并暴露金属导体。 在氩溅射蚀刻的过程中，衬里层被再沉积到图案的侧壁上。 最后，附加层沉积到图案中并覆盖再沉积的衬里层。

    Processing substrates using site-isolated processing
    36.
    发明授权
    Processing substrates using site-isolated processing 有权
    使用现场隔离处理处理衬底

    公开(公告)号：US08882914B2

    公开(公告)日：2014-11-11

    申请号：US11418689

    申请日：2006-05-05

    申请人： Tony P. Chiang ,  David E. Lazovsky ,  Sandra G. Malhotra

    发明人： Tony P. Chiang ,  David E. Lazovsky ,  Sandra G. Malhotra

    IPC分类号： C23C16/00 ,  C23C14/00 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/677 ,  H01L21/67

    CPC分类号： H01L22/26 ,  H01L21/32051 ,  H01L21/67028 ,  H01L21/6708 ,  H01L21/67207 ,  H01L21/67745 ,  H01L21/76834 ,  H01L21/76841 ,  H01L21/76849 ,  H01L21/76871

    摘要： Substrate processing systems and methods are described for processing substrates having two or more regions. The processing includes one or more of molecular self-assembly and combinatorial processing. At least one of materials, processes, processing conditions, material application sequences, and process sequences is different for the processing in at least one region of the substrate relative to at least one other region of the substrate. Processing systems are described that include numerous processing modules. The modules include a site-isolated reactor (SIR) configured for one or more of molecular self-assembly and combinatorial processing of a substrate.

    摘要翻译： 描述了用于处理具有两个或更多个区域的基板的基板处理系统和方法。 该处理包括分子自组装和组合处理中的一种或多种。 材料，工艺，加工条件，材料应用顺序和工艺顺序中的至少一个不同于衬底相对于衬底的至少一个其它区域的至少一个区域中的处理。 描述了包括许多处理模块的处理系统。 模块包括配置用于衬底的分子自组装和组合处理中的一个或多个的位点隔离反应器（SIR）。

    High Temperature ALD Process of Metal Oxide for DRAM Applications
    37.
    发明申请
    High Temperature ALD Process of Metal Oxide for DRAM Applications 有权
    金属氧化物用于DRAM应用的高温ALD工艺

    公开(公告)号：US20140080284A1

    公开(公告)日：2014-03-20

    申请号：US13622947

    申请日：2012-09-19

    申请人： Hanhong Chen ,  Edward L. Haywood ,  Sandra G. Malhotra ,  Hiroyuki Ode

    发明人： Hanhong Chen ,  Edward L. Haywood ,  Sandra G. Malhotra ,  Hiroyuki Ode

    IPC分类号： H01L21/02

    CPC分类号： H01L29/92 ,  C23C16/45525 ,  H01L21/28562 ,  H01L28/65 ,  H01L28/75

    摘要： A first electrode layer for a Metal-Insulator-Metal (MIM) DRAM capacitor is formed wherein the first electrode layer contains a conductive metal oxide formed using a high temperature, low pressure ALD process. The high temperature ALD process results in a layer with enhanced crystallinity, higher density, reduced shrinkage, and lower carbon contamination. The high temperature ALD process can be used for either or both the bottom electrode and the top electrode layers.

    摘要翻译： 形成金属绝缘体金属（MIM）DRAM电容器的第一电极层，其中第一电极层含有使用高温低压ALD工艺形成的导电金属氧化物。 高温ALD工艺产生了具有增强的结晶度，较高密度，降低的收缩率和较低的碳污染的层。 高温ALD工艺可以用于底部电极和顶部电极层中的一个或两个。

    METHODS FOR FORMING RESISTIVE-SWITCHING METAL OXIDES FOR NONVOLATILE MEMORY ELEMENTS
    39.
    发明申请
    METHODS FOR FORMING RESISTIVE-SWITCHING METAL OXIDES FOR NONVOLATILE MEMORY ELEMENTS 有权
    形成非易失性存储元件的电阻式切换金属氧化物的方法

    公开(公告)号：US20120149164A1

    公开(公告)日：2012-06-14

    申请号：US13111230

    申请日：2011-05-19

    申请人： Pragati Kumar ,  Sandra G. Malhotra ,  Sean Barstow ,  Tony Chiang

    发明人： Pragati Kumar ,  Sandra G. Malhotra ,  Sean Barstow ,  Tony Chiang

    IPC分类号： H01L21/02

    CPC分类号： H01L45/1625 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1641

    摘要： Nonvolatile memory elements are provided that have resistive switching metal oxides. The nonvolatile memory elements may be formed from resistive-switching metal oxide layers. Metal oxide layers may be formed using sputter deposition at relatively low sputtering powers, relatively low duty cycles, and relatively high sputtering gas pressures. Dopants may be incorporated into a base oxide layer at an atomic concentration that is less than the solubility limit of the dopant in the base oxide. At least one oxidation state of the metal in the base oxide is preferably different than at least one oxidation sate of the dopant. The ionic radius of the dopant and the ionic radius of the metal may be selected to be close to each other. Annealing and oxidation operations may be performed on the resistive switching metal oxides. Bistable metal oxides with relatively large resistivities and large high-state-to-low state resistivity ratios may be produced.

    摘要翻译： 提供具有电阻开关金属氧化物的非易失性存储元件。 非易失性存储元件可以由电阻式开关金属氧化物层形成。 金属氧化物层可以使用相对低的溅射功率，相对低的占空比和较高的溅射气体压力的溅射沉积形成。 掺杂剂可以以小于基底氧化物中的掺杂剂的溶解度极限的原子浓度结合到基底氧化物层中。 基底氧化物中金属的至少一种氧化态优选不同于掺杂剂的至少一种氧化态。 可以选择掺杂剂的离子半径和金属的离子半径彼此接近。 可以对电阻式开关金属氧化物进行退火和氧化操作。 可以制造具有相对较大的电阻率和大的高 - 低 - 电阻率比的双稳态金属氧化物。