公开(公告)号：US20060292784A1

公开(公告)日：2006-12-28

申请号：US11424995

申请日：2006-06-19

申请人： Woong Sohn ,  Gil-heyun Choi ,  Chang-won Lee ,  Byung-hee Kim ,  Tae-ho Cha

发明人： Woong Sohn ,  Gil-heyun Choi ,  Chang-won Lee ,  Byung-hee Kim ,  Tae-ho Cha

IPC分类号： H01L21/8238

CPC分类号： H01L21/823462 ,  H01L21/321 ,  H01L21/823437 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11526 ,  H01L27/11531

摘要： A method of forming an integrated circuit device can include forming a plurality of stacked cell gates in a memory cell region of a semiconductor substrate and a plurality of high-voltage transistor gates in a peripheral circuit region of the semiconductor substrate. The semiconductor substrate including both the plurality of stacked cell gates and the plurality of high-voltage transistor gates is annealed and the annealed semiconductor substrate including both the plurality of stacked cell gates and the plurality of high-voltage transistor gates is plasma oxidized.

摘要翻译： 形成集成电路器件的方法可以包括在半导体衬底的外围电路区域中的半导体衬底的存储单元区域和多个高压晶体管栅极中形成多个堆叠的单元栅极。 包括多个堆叠的单元栅极和多个高压晶体管栅极的半导体基板被退火，并且包括多个堆叠的单元栅极和多个高压晶体管栅极的退火的半导体衬底被等离子体氧化。

公开(公告)号：US09530726B2

公开(公告)日：2016-12-27

申请号：US14052691

申请日：2013-10-11

申请人： Kwang-jin Moon ,  Byung-Iyul Park ,  Dong-chan Lim ,  Deok-young Jung ,  Gil-heyun Choi ,  Dae-lok Bae ,  Pil-kyu Kang

发明人： Kwang-jin Moon ,  Byung-Iyul Park ,  Dong-chan Lim ,  Deok-young Jung ,  Gil-heyun Choi ,  Dae-lok Bae ,  Pil-kyu Kang

IPC分类号： H01L21/768 ,  H01L23/48 ,  H01L23/522 ,  H01L23/528

CPC分类号： H01L23/5226 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes a via structure having a top surface with a planar portion and a protrusion portion that is surrounded by the planar portion, and includes a conductive structure including a plurality of conductive lines contacting at least a part of the top surface of the via structure.

摘要翻译： 半导体器件包括具有平面部分的顶表面和由平面部分包围的突出部分的通孔结构，并且包括导电结构，该导电结构包括与通孔的顶表面的至少一部分接触的多条导线 结构体。

公开(公告)号：US08624354B2

公开(公告)日：2014-01-07

申请号：US12829864

申请日：2010-07-02

申请人： Shin-hye Kim ,  Kyung-mun Byun ,  Hong-rae Kim ,  Gil-heyun Choi ,  Eun-kee Hong

发明人： Shin-hye Kim ,  Kyung-mun Byun ,  Hong-rae Kim ,  Gil-heyun Choi ,  Eun-kee Hong

IPC分类号： H01L21/02

CPC分类号： H01L27/10817 ,  H01L27/10852 ,  H01L28/91

摘要： A semiconductor device may include a semiconductor substrate and a plurality of three-dimensional capacitors on the semiconductor substrate. Each of the plurality of three-dimensional capacitors may include a first three-dimensional electrode, a capacitor dielectric layer, and a second three-dimensional electrode with the first three-dimensional electrode between the capacitor dielectric layer and the semiconductor substrate and with the capacitor dielectric layer between the first and second three-dimensional electrodes. A plurality of capacitor support pads may be provided with each capacitor support pad being arranged between adjacent first three-dimensional electrodes of adjacent three-dimensional capacitors with portions of the capacitor dielectric layers between the capacitor support pads and the semiconductor substrate. Related methods and apparatuses are also discussed.

摘要翻译： 半导体器件可以包括半导体衬底和半导体衬底上的多个三维电容器。 多个三维电容器中的每一个可以包括第一三维电极，电容器电介质层和第二三维电极，其中在电容器介电层和半导体衬底之间具有第一三维电极，并且与电容器 第一和第二三维电极之间的介电层。 可以设置多个电容器支撑焊盘，每个电容器支撑焊盘布置在相邻的三维电容器的相邻的第一三维电极之间，其中电容器电介质层的一部分在电容器支撑焊盘和半导体衬底之间。 还讨论了相关的方法和装置。

公开(公告)号：US08524615B2

公开(公告)日：2013-09-03

申请号：US13238297

申请日：2011-09-21

申请人： Sang-Hoon Ahn ,  Byung-Hee Kim ,  Sang-Don Nam ,  Kyu-Hee Han ,  Gil-heyun Choi ,  Jang-Hee Lee ,  Jong-Min Baek ,  Kyoung-Hee Kim

发明人： Sang-Hoon Ahn ,  Byung-Hee Kim ,  Sang-Don Nam ,  Kyu-Hee Han ,  Gil-heyun Choi ,  Jang-Hee Lee ,  Jong-Min Baek ,  Kyoung-Hee Kim

IPC分类号： H01L21/469 ,  H01L21/31 ,  H01L21/44

CPC分类号： H01L21/7682 ,  H01L21/02126 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/3105 ,  H01L21/76829 ,  H01L2221/1047

摘要： Example embodiments relate to a method of forming a hardened porous dielectric layer. The method may include forming a dielectric layer containing porogens on a substrate, transforming the dielectric layer into a porous dielectric layer using a first UV curing process to remove the porogens from the dielectric layer, and transforming the porous dielectric layer into a crosslinked porous dielectric layer using a second UV curing process to generate crosslinks in the porous dielectric layer.

摘要翻译： 示例性实施方案涉及形成硬化多孔介电层的方法。 该方法可以包括在衬底上形成含有致孔剂的电介质层，使用第一UV固化工艺将电介质层转化为多孔介电层，以从电介质层除去致孔剂，并将多孔电介质层转化成交联的多孔介电层 使用第二UV固化方法在多孔介电层中产生交联。

公开(公告)号：US08466052B2

公开(公告)日：2013-06-18

申请号：US12704358

申请日：2010-02-11

申请人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

发明人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

IPC分类号： H01L21/28 ,  H01L21/3205 ,  H01L21/321 ,  H01L21/3213

CPC分类号： H01L27/10891

摘要： A method of fabricating a semiconductor device can include forming a trench in a semiconductor substrate, forming a first conductive layer on a bottom surface and side surfaces of the trench, and selectively forming a second conductive layer on the first conductive layer to be buried in the trench. The second conductive layer may be formed selectively on the first conductive layer by using an electroless plating method or using a metal organic chemical vapor deposition (MOCVD) or an atomic layer deposition (ALD) method.

摘要翻译： 制造半导体器件的方法可以包括在半导体衬底中形成沟槽，在沟槽的底表面和侧表面上形成第一导电层，并且在第一导电层上选择性地形成第二导电层以埋在 沟。 可以通过使用化学镀方法或使用金属有机化学气相沉积（MOCVD）或原子层沉积（ALD）方法在第一导电层上选择性地形成第二导电层。

公开(公告)号：US20120052635A1

公开(公告)日：2012-03-01

申请号：US13221158

申请日：2011-08-30

申请人： Pil-kyu Kang ,  Gil-heyun Choi ,  Dae-lok Bae ,  Byung-Iyul Park ,  Dong-kak Lee

发明人： Pil-kyu Kang ,  Gil-heyun Choi ,  Dae-lok Bae ,  Byung-Iyul Park ,  Dong-kak Lee

IPC分类号： H01L21/336

CPC分类号： H01L29/66666 ,  H01L21/76254 ,  H01L21/84 ,  H01L27/10814 ,  H01L27/10876 ,  H01L27/10894 ,  H01L27/1203

摘要： A conductive layer buried-type substrate is disclosed. The substrate includes a silicon oxidation layer bonded to a supporting substrate, an adhesion promotion layer that is formed on the silicon oxidation layer and improves an adhesion between the silicon oxidation layer and a conductive layer, wherein the conductive layer is formed on the adhesion promotion layer and comprises a metal layer, and a single crystal semiconductor layer formed on the conductive layer.

摘要翻译： 公开了一种导电层掩埋型衬底。 基板包括结合到支撑基板的硅氧化层，形成在硅氧化层上的粘合促进层，并且改善硅氧化层和导电层之间的粘附性，其中导电层形成在粘附促进层上 并且包括金属层和形成在导电层上的单晶半导体层。

公开(公告)号：US07781849B2

公开(公告)日：2010-08-24

申请号：US12315436

申请日：2008-12-03

申请人： Jong-min Baek ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Tae-ho Cha ,  Hee-sook Park ,  Byung-hak Lee ,  Jae-hwa Park

发明人： Jong-min Baek ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Tae-ho Cha ,  Hee-sook Park ,  Byung-hak Lee ,  Jae-hwa Park

IPC分类号： H01L29/78 ,  H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L29/49

CPC分类号： H01L21/28061 ,  H01L29/4933

摘要： Provided are semiconductor devices and methods of fabricating the same, and more specifically, semiconductor devices having a W—Ni alloy thin layer that has a low resistance, and methods of fabricating the same. The semiconductor devices include the W—Ni alloy thin layer. The weight of Ni in the W—Ni alloy thin layer may be in a range from approximately 0.01 to approximately 5.0 wt % of the total weight of the W—Ni alloy thin layer.

摘要翻译： 提供半导体器件及其制造方法，更具体地说，具有低电阻的W-Ni合金薄层的半导体器件及其制造方法。 半导体器件包括W-Ni合金薄层。 W-Ni合金薄层中的Ni的重量可以在W-Ni合金薄层的总重量的约0.01〜约5.0重量％的范围内。

公开(公告)号：US20100210105A1

公开(公告)日：2010-08-19

申请号：US12704358

申请日：2010-02-11

申请人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

发明人： Jong-min Baek ,  Hee-sook Park ,  Seong-hwee Cheong ,  Gil-heyun Choi ,  Byung-hak Lee ,  Tae-ho Cha ,  Jae-hwa Park ,  Su-kyoung Kim

IPC分类号： H01L21/768

CPC分类号： H01L27/10891

摘要： A method of fabricating a semiconductor device can include forming a trench in a semiconductor substrate, forming a first conductive layer on a bottom surface and side surfaces of the trench, and selectively forming a second conductive layer on the first conductive layer to be buried in the trench. The second conductive layer may be formed selectively on the first conductive layer by using an electroless plating method or using a metal organic chemical vapor deposition (MOCVD) or an atomic layer deposition (ALD) method.

摘要翻译： 制造半导体器件的方法可以包括在半导体衬底中形成沟槽，在沟槽的底表面和侧表面上形成第一导电层，并且在第一导电层上选择性地形成第二导电层以埋在 沟。 可以通过使用化学镀方法或使用金属有机化学气相沉积（MOCVD）或原子层沉积（ALD）方法在第一导电层上选择性地形成第二导电层。

公开(公告)号：US07666786B2

公开(公告)日：2010-02-23

申请号：US11756903

申请日：2007-06-01

申请人： Jong-ho Yun ,  Gil-heyun Choi ,  Seong-hwee Cheong ,  Sug-woo Jung ,  Hyun-su Kim ,  Woong-hee Sohn

发明人： Jong-ho Yun ,  Gil-heyun Choi ,  Seong-hwee Cheong ,  Sug-woo Jung ,  Hyun-su Kim ,  Woong-hee Sohn

IPC分类号： H01L21/44

CPC分类号： H01L21/28518 ,  H01L21/28052 ,  H01L29/665

摘要： A semiconductor device is fabricated by forming a gate electrode structure, comprising a gate oxide layer pattern, a polysilicon layer pattern, and sidewall spacers on a silicon substrate, forming source/drain regions on both sides of the gate electrode structure in the silicon substrate, depositing a physical vapor deposition (PVD) cobalt layer on the gate electrode structure using PVD, depositing a chemical vapor deposition (CVD) cobalt layer on the PVD cobalt layer using CVD, annealing the silicon substrate to react the PVD and CVD cobalt layers with polysilicon on an upper surface of the gate electrode structure, stripping at least a portion of the PVD cobalt layer and the CVD cobalt layer that has not reacted, and annealing the silicon substrate after stripping the at least the portion of the PVD cobalt layer and the CVD cobalt layer.

摘要翻译： 通过在硅衬底上形成栅极电极结构，形成栅极氧化层图案，多晶硅层图案和侧壁间隔物来制造半导体器件，在硅衬底中的栅电极结构的两侧形成源极/漏极区域， 使用PVD在栅电极结构上沉积物理气相沉积（PVD）钴层，使用CVD在PVD钴层上沉积化学气相沉积（CVD）钴层，退火硅衬底以使PVD和CVD钴层与多晶硅反应 在栅电极结构的上表面上，剥离至少一部分PVD钴层和未反应的CVD钴层，以及在剥离至少一部分PVD钴层和CVD之后退火硅衬底 钴层。

公开(公告)号：US20070269974A1

公开(公告)日：2007-11-22

申请号：US11754639

申请日：2007-05-29

申请人： Hee-sook Park ,  Gil-heyun Choi ,  Sang-bum Kang ,  Seong-geon Park ,  Kwang-jin Moon

发明人： Hee-sook Park ,  Gil-heyun Choi ,  Sang-bum Kang ,  Seong-geon Park ,  Kwang-jin Moon

IPC分类号： H01L21/4763

CPC分类号： H01L21/76846 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10888 ,  H01L27/11526 ,  H01L27/11534 ,  H01L27/11568 ,  H01L27/24 ,  H01L29/6656 ,  H01L29/66621

摘要： A metal contact in a semiconductor device is formed by forming an insulating layer having a contact hole therein on a silicon layer. A cobalt layer is formed on a bottom and inner walls of the contact hole. A cobalt silicide layer is formed at the bottom of the contact hole while forming a titanium layer on the cobalt layer. A plug is formed on the titanium layer so as to fill the contact hole.

摘要翻译： 通过在硅层上形成具有接触孔的绝缘层，形成半导体器件中的金属接触。 钴层形成在接触孔的底壁和内壁上。 在钴层上形成钛层的同时，在接触孔的底部形成钴硅化物层。 在钛层上形成插塞以填充接触孔。