公开(公告)号：US20160246606A1

公开(公告)日：2016-08-25

申请号：US14998249

申请日：2015-12-26

申请人： Martin G. Dixon ,  Ravi Rajwar ,  Konrad K. Lai ,  Robert S. Chappell ,  Rajesh S. Parthasarathy ,  Alexandre J. Farcy ,  Ilhyun Kim ,  Prakash Math ,  Matthew Merten ,  Vijakumar Kadgi

发明人： Martin G. Dixon ,  Ravi Rajwar ,  Konrad K. Lai ,  Robert S. Chappell ,  Rajesh S. Parthasarathy ,  Alexandre J. Farcy ,  Ilhyun Kim ,  Prakash Math ,  Matthew Merten ,  Vijakumar Kadgi

IPC分类号： G06F9/38 ,  G06F9/30 ,  G06F12/08 ,  G06F9/46 ,  G06F12/10

CPC分类号： G06F9/3855 ,  G06F9/3004 ,  G06F9/30047 ,  G06F9/30087 ,  G06F9/30098 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/3802 ,  G06F9/3834 ,  G06F9/384 ,  G06F9/3842 ,  G06F9/3859 ,  G06F9/3861 ,  G06F9/467 ,  G06F9/528 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0815 ,  G06F12/0831 ,  G06F12/084 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/0895 ,  G06F12/0897 ,  G06F12/1027 ,  G06F12/1045 ,  G06F13/1673 ,  G06F13/4068 ,  G06F13/4282 ,  G06F2212/452 ,  G06F2212/50 ,  G06F2212/60 ,  G06F2212/602 ,  G06F2212/621 ,  G06F2212/68 ,  G06F2212/682

摘要： An apparatus and method is described herein for providing robust speculative code section abort control mechanisms. Hardware is able to track speculative code region abort events, conditions, and/or scenarios, such as an explicit abort instruction, a data conflict, a speculative timer expiration, a disallowed instruction attribute or type, etc. And hardware, firmware, software, or a combination thereof makes an abort determination based on the tracked abort events. As an example, hardware may make an initial abort determination based on one or more predefined events or choose to pass the event information up to a firmware or software handler to make such an abort determination. Upon determining an abort of a speculative code region is to be performed, hardware, firmware, software, or a combination thereof performs the abort, which may include following a fallback path specified by hardware or software. And to enable testing of such a fallback path, in one implementation, hardware provides software a mechanism to always abort speculative code regions.

公开(公告)号：US20160210177A1

公开(公告)日：2016-07-21

申请号：US14998207

申请日：2015-12-26

申请人： Martin G. Dixon ,  Ravi Rajwar ,  Konrad K. Lai ,  Robert S. Chappell ,  Rajesh S. Parthasarathy ,  Alexandre J. Farcy ,  Ilhyun Kim ,  Prakash Math ,  Matthew Merten ,  Vijaykumar Kadgi

发明人： Martin G. Dixon ,  Ravi Rajwar ,  Konrad K. Lai ,  Robert S. Chappell ,  Rajesh S. Parthasarathy ,  Alexandre J. Farcy ,  Ilhyun Kim ,  Prakash Math ,  Matthew Merten ,  Vijaykumar Kadgi

IPC分类号： G06F9/52 ,  G06F12/08 ,  G06F12/10 ,  G06F9/30

CPC分类号： G06F9/3855 ,  G06F9/3004 ,  G06F9/30047 ,  G06F9/30087 ,  G06F9/30098 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/3802 ,  G06F9/3834 ,  G06F9/384 ,  G06F9/3842 ,  G06F9/3859 ,  G06F9/3861 ,  G06F9/467 ,  G06F9/528 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0815 ,  G06F12/0831 ,  G06F12/084 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/0895 ,  G06F12/0897 ,  G06F12/1027 ,  G06F12/1045 ,  G06F13/1673 ,  G06F13/4068 ,  G06F13/4282 ,  G06F2212/452 ,  G06F2212/50 ,  G06F2212/60 ,  G06F2212/602 ,  G06F2212/621 ,  G06F2212/68 ,  G06F2212/682

摘要： An apparatus and method is described herein for providing robust speculative code section abort control mechanisms. Hardware is able to track speculative code region abort events, conditions, and/or scenarios, such as an explicit abort instruction, a data conflict, a speculative timer expiration, a disallowed instruction attribute or type, etc. And hardware, firmware, software, or a combination thereof makes an abort determination based on the tracked abort events. As an example, hardware may make an initial abort determination based on one or more predefined events or choose to pass the event information up to a firmware or software handler to make such an abort determination. Upon determining an abort of a speculative code region is to be performed, hardware, firmware, software, or a combination thereof performs the abort, which may include following a fallback path specified by hardware or software. And to enable testing of such a fallback path, in one implementation, hardware provides software a mechanism to always abort speculative code regions.

公开(公告)号：US08924692B2

公开(公告)日：2014-12-30

申请号：US12655204

申请日：2009-12-26

申请人： Laura A. Knauth ,  Ravi Rajwar ,  Konrad K. Lai ,  Martin G. Dixon ,  Peggy Irelan

发明人： Laura A. Knauth ,  Ravi Rajwar ,  Konrad K. Lai ,  Martin G. Dixon ,  Peggy Irelan

IPC分类号： G06F9/38 ,  G06F9/46 ,  G06F11/34

CPC分类号： G06F11/1469 ,  G06F9/3861 ,  G06F9/3863 ,  G06F9/466 ,  G06F11/1451 ,  G06F11/3466 ,  G06F2201/82 ,  G06F2201/84 ,  G06F2201/86 ,  G06F2201/87 ,  G06F2201/88

摘要： A method of one aspect may include storing an event count of an event counter that counts events that occur during execution within a logic device. The method may further include restoring the event counter to the stored event count after the event counter has counted additional events. Other methods are also disclosed. Apparatus, systems, and machine-readable medium having software are also disclosed.

摘要翻译： 一个方面的方法可以包括存储事件计数器的事件计数器，其计数在逻辑设备内执行期间发生的事件。 该方法还可以包括在事件计数器计数附加事件之后恢复事件计数器到所存储的事件计数。 还公开了其它方法。 还公开了具有软件的装置，系统和机器可读介质。

公开(公告)号：US20140283032A1

公开(公告)日：2014-09-18

申请号：US13839048

申请日：2013-03-15

申请人： William C. Rash ,  Martin G. Dixon ,  Yazmin A. Santiago

发明人： William C. Rash ,  Martin G. Dixon ,  Yazmin A. Santiago

IPC分类号： G06F21/57

CPC分类号： G06F21/57

摘要： Embodiments of an invention for inter-processor attestation hardware are disclosed. In one embodiment, an apparatus includes first attestation hardware associated with a first portion of a system. The first attestation hardware is to attest to a second portion of the system that the first portion of the system is secure.

摘要翻译： 公开了用于处理器间认证硬件的发明的实施例。 在一个实施例中，装置包括与系统的第一部分相关联的第一认证硬件。 第一个认证硬件是证明系统的第一部分是系统的第二部分是安全的。

公开(公告)号：US20140281196A1

公开(公告)日：2014-09-18

申请号：US13844729

申请日：2013-03-15

申请人： Martin G. Dixon ,  William C. Rash ,  Yazmin A. Santiago

发明人： Martin G. Dixon ,  William C. Rash ,  Yazmin A. Santiago

IPC分类号： G06F12/14

CPC分类号： G06F9/30087 ,  G06F12/0804 ,  G06F12/0815 ,  G06F12/0862 ,  G06F12/14 ,  G06F2212/1052 ,  G06F2212/6028 ,  G11C7/1072 ,  Y02D10/13

摘要： A processor of an aspect includes a plurality of logical processors. A first logical processor of the plurality is to execute software that includes a memory access synchronization instruction that is to synchronize accesses to a memory. The processor also includes memory access synchronization relaxation logic that is to prevent the memory access synchronization instruction from synchronizing accesses to the memory when the processor is in a relaxed memory access synchronization mode.

摘要翻译： 一个方面的处理器包括多个逻辑处理器。 多个的第一逻辑处理器是执行包括存储器访问同步指令的软件，所述存储器访问同步指令旨在同步对存储器的访问。 处理器还包括存储器访问同步放宽逻辑，当处理器处于松弛的存储器访问同步模式时，该存储器访问同步放松逻辑防止存储器访问同步指令同步对存储器的访问。

公开(公告)号：US20130246824A1

公开(公告)日：2013-09-19

申请号：US13891747

申请日：2013-05-10

申请人： Martin G. Dixon ,  Scott D. Rodgers ,  Taraneh Bahrami ,  Stephen H. Gunther ,  Prashant Sethi ,  Per Hammarlund

发明人： Martin G. Dixon ,  Scott D. Rodgers ,  Taraneh Bahrami ,  Stephen H. Gunther ,  Prashant Sethi ,  Per Hammarlund

IPC分类号： G06F1/32

CPC分类号： G06F1/3234 ,  G06F1/3203 ,  G06F1/3206 ,  G06F1/3228 ,  G06F1/3293 ,  G06F9/30083 ,  G06F9/3009 ,  Y02D10/122 ,  Y02D50/20

摘要： In one embodiment, the present invention includes a processor having a core with decode logic to decode an instruction prescribing an identification of a location to be monitored and a timer value, and a timer coupled to the decode logic to perform a count with respect to the timer value. The processor may further include a power management unit coupled to the core to determine a type of a low power state based at least in part on the timer value and cause the processor to enter the low power state responsive to the determination. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有解码逻辑的核的处理器，用于解码指定要监视的位置的标识的指令和定时器值，以及耦合到解码逻辑的定时器，以执行相对于 定时器值。 处理器还可以包括耦合到核的功率管理单元，以至少部分地基于定时器值来确定低功率状态的类型，并且使处理器响应于该确定而进入低功率状态。 描述和要求保护其他实施例。

公开(公告)号：US20130205119A1

公开(公告)日：2013-08-08

申请号：US13538951

申请日：2012-06-29

申请人： Ravi Rajwar ,  Bret L. Toll ,  Konrad K. Lai ,  Matthew C. Merten ,  Martin G. Dixon

发明人： Ravi Rajwar ,  Bret L. Toll ,  Konrad K. Lai ,  Matthew C. Merten ,  Martin G. Dixon

IPC分类号： G06F9/46

CPC分类号： G06F11/28 ,  G06F9/30047 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/3802 ,  G06F9/3834 ,  G06F9/384 ,  G06F9/3842 ,  G06F9/466 ,  G06F9/467 ,  G06F11/1407 ,  G06F11/2236 ,  G06F11/25 ,  G06F11/263 ,  G06F12/0811 ,  G06F12/0828 ,  G06F12/084 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/0897 ,  G06F2212/1032 ,  G06F2212/20 ,  G06F2212/283 ,  G06F2212/314 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/608 ,  G06F2212/621 ,  G11C7/1072

摘要： Novel instructions, logic, methods and apparatus are disclosed to test transactional execution status. Embodiments include decoding a first instruction to start a transactional region. Responsive to the first instruction, a checkpoint for a set of architecture state registers is generated and memory accesses from a processing element in the transactional region associated with the first instruction are tracked. A second instruction to detect transactional execution of the transactional region is then decoded. An operation is executed, responsive to decoding the second instruction, to determine if an execution context of the second instruction is within the transactional region. Then responsive to the second instruction, a first flag is updated. In some embodiments, a register may optionally be updated and/or a second flag may optionally be updated responsive to the second instruction.

摘要翻译： 公开了新的指令，逻辑，方法和装置来测试事务执行状态。 实施例包括解码第一指令以启动事务区域。 响应于第一指令，生成一组架构状态寄存器的检查点，并跟踪与第一指令相关联的事务区域中的处理元件的存储器访问。 然后解码用于检测事务区域的事务执行的第二指令。 执行对第二指令的解码的操作，以确定第二指令的执行上下文是否在事务区域内。 然后响应于第二指令，更新第一标志。 在一些实施例中，可以可选地更新寄存器和/或响应于第二指令任选地更新第二标志。

公开(公告)号：US08392657B2

公开(公告)日：2013-03-05

申请号：US12587670

申请日：2009-10-09

申请人： Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal ,  Erik G. Hallnor ,  Martin G. Dixon ,  Donald K. Newell

发明人： Li Zhao ,  Ravishankar Iyer ,  Rameshkumar G. Illikkal ,  Erik G. Hallnor ,  Martin G. Dixon ,  Donald K. Newell

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0864

摘要： An apparatus, method, and system are disclosed. In one embodiment the apparatus includes a cache memory, which a number of sets. Each of the sets in the cache memory have several cache lines. The apparatus also includes at least one process resource table. The process resource table maintains a cache line occupancy count of a number of cache lines. Specifically, the cache line occupancy count for each cache line describes the number of cache lines in the cache storing information utilized by a process running on a computer system. Additionally, the process resource table stores the occupancy count of less cache lines than the total number of cache lines in the cache memory.

摘要翻译： 公开了一种装置，方法和系统。 在一个实施例中，该装置包括多个组的高速缓冲存储器。 高速缓冲存储器中的每个集合具有多个高速缓存行。 该装置还包括至少一个进程资源表。 进程资源表维护多个高速缓存行的高速缓存行占用数。 具体地说，每个高速缓存行的高速缓存线占用率表示高速缓存存储由计算机系统上运行的进程使用的信息的高速缓存行数。 此外，处理资源表存储比高速缓冲存储器中的高速缓存行总数少的高速缓存行的占用数。

公开(公告)号：US08301849B2

公开(公告)日：2012-10-30

申请号：US12646781

申请日：2009-12-23

申请人： Ravi Rajwar ,  Martin G. Dixon ,  Konrad K. Lai

发明人： Ravi Rajwar ,  Martin G. Dixon ,  Konrad K. Lai

IPC分类号： G06F12/00

CPC分类号： G06F9/466 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3857 ,  G06F9/5016

摘要： Methods, systems, and apparatuses to provide an XABORT in a transactional memory access system are described. In one embodiment, the stored value is a context value indicating the context in which a transactional memory execution was aborted. A fallback handler may use the context value to perform a series of operations particular to the context in which the abort occurred.

摘要翻译： 描述了在事务性存储器访问系统中提供XABORT的方法，系统和装置。 在一个实施例中，所存储的值是指示中止事务存储器执行的上下文的上下文值。 后备处理程序可以使用上下文值来执行特定于中止发生的上下文的一系列操作。

公开(公告)号：US20110154090A1

公开(公告)日：2011-06-23

申请号：US12644989

申请日：2009-12-22

申请人： Martin G. Dixon ,  Jeremy J. Shrall ,  Rajesh S. Parthasarathy

发明人： Martin G. Dixon ,  Jeremy J. Shrall ,  Rajesh S. Parthasarathy

IPC分类号： G06F1/14

CPC分类号： G06F1/14 ,  G06F11/1658

摘要： In one embodiment, the present invention includes a method for recording a time stamp counter (TSC) value of a first TSC counter of a processor before a system suspension, accessing the stored TSC value after the system suspension, and directly updating a thread offset value associated with a first thread executing on a first core of the processor with the stored TSC value, without performing a synchronization between a plurality of cores of the processor. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括在系统暂停之前记录处理器的第一TSC计数器的时间戳计数器（TSC）值的方法，在系统暂停之后访问存储的TSC值，并直接更新线程偏移值 与在所述处理器的第一核心上执行的具有所存储的TSC值的第一线程相关联，而不执行所述处理器的多个核心之间的同步。 描述和要求保护其他实施例。