公开(公告)号：US06385021B1

公开(公告)日：2002-05-07

申请号：US09546601

申请日：2000-04-10

申请人： Fujio Takeda ,  James W. Miller

发明人： Fujio Takeda ,  James W. Miller

IPC分类号： H02H322

CPC分类号： H01L27/0248 ,  H01L27/0266

摘要： An ESD protection circuit (39) coupled to each of a plurality of I/O circuits (30, 32, 36) of an integrated circuit (31) is disclosed. The ESD protection circuit includes a MOSFET transistor (40) to provide primary ESD protection on occurrence of an ESD event. In one embodiment, the control electrode of the MOSFET transistor is coupled to a first buffer circuit (42). Integrated circuit (31) includes a remote trigger circuit (37) coupled to the ESD protection circuits via a trigger bus (47). The individual ESD protection circuits operate in parallel to provide ESD protection to the I/O circuits (30, 32, and 36) upon occurrence of an ESD event.

摘要翻译： 公开了一种耦合到集成电路（31）的多个I / O电路（30,32,36）中的每一个的ESD保护电路（39）。 ESD保护电路包括MOSFET晶体管（40），用于在发生ESD事件时提供主要的ESD保护。 在一个实施例中，MOSFET晶体管的控制电极耦合到第一缓冲电路（42）。 集成电路（31）包括经由触发总线（47）耦合到ESD保护电路的远程触发电路（37）。 各个ESD保护电路并联工作，以在ESD事件发生时向I / O电路（30,32和36）提供ESD保护。

公开(公告)号：US06327126B1

公开(公告)日：2001-12-04

申请号：US09494055

申请日：2000-01-28

申请人： James W. Miller ,  Michael G. Khazhinsky ,  Geoffrey B. Hall ,  Jose A. Camarena ,  Joseph Chan ,  Fujio Takeda

发明人： James W. Miller ,  Michael G. Khazhinsky ,  Geoffrey B. Hall ,  Jose A. Camarena ,  Joseph Chan ,  Fujio Takeda

IPC分类号： H02H900

CPC分类号： H01L27/0251

摘要： A circuit (600) provides Electrostatic Discharge (ESD) protection for internal elements in an integrated circuit during an ESD event. The circuit (600) includes cascoded NMOSFETs (614, 616), with the upper NMOSFET (614) connected to voltage divider circuitry (628). The voltage divider circuitry (628) provides a first bias voltage to the gate of the upper NMOSFET (614) during an ESD event and a second bias voltage during normal operation. Preferably, the first bias voltage is approximately ½ of the drain voltage of the upper NMOSFET (614). Under these bias conditions the cascoded NMOSFETs exhibit a maximum voltage threshold for initiation of parasitic lateral bipolar conduction.

摘要翻译： 电路（600）在ESD事件期间为集成电路中的内部元件提供静电放电（ESD）保护。 电路（600）包括级联的NMOSFET（614,616），其中上部NMOSFET（614）连接到分压器电路（628）。 分压器电路（628）在ESD事件期间向上NMOSFET（614）的栅极提供第一偏置电压，并在正常操作期间提供第二偏置电压。 优选地，第一偏置电压约为上部NMOSFET（614）的漏极电压的1/2。 在这些偏置条件下，级联的NMOSFET表现出用于启动寄生横向双极传导的最大电压阈值。

公开(公告)号：US08129226B2

公开(公告)日：2012-03-06

申请号：US12599625

申请日：2007-05-10

申请人： James P. Johnston ,  Chu-Chung Lee ,  Tu-Anh N. Tran ,  James W. Miller ,  Kevin J. Hess

发明人： James P. Johnston ,  Chu-Chung Lee ,  Tu-Anh N. Tran ,  James W. Miller ,  Kevin J. Hess

IPC分类号： H01L21/44

CPC分类号： H01L23/49816 ,  H01L23/3128 ,  H01L23/4951 ,  H01L23/49833 ,  H01L23/50 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L24/91 ,  H01L2224/24226 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/48471 ,  H01L2224/49175 ,  H01L2224/49433 ,  H01L2224/4945 ,  H01L2224/85191 ,  H01L2224/85201 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2924/00014 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/15184 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/78 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/4554

摘要： A packaging assembly (30), such as a ball grid array package, is formed which distributes power across an interior region of an integrated circuit die (52) by using an encapsulated patterned leadframe conductor (59) that is disposed over the die (52) and bonded to a plurality of bonding pads (45) formed in a BGA carrier substrate (42) and in the interior die region, thereby electrically coupling the interior die region to an externally provided reference voltage.

摘要翻译： 形成诸如球栅阵列封装的封装组件（30），其通过使用设置在模具（52）上的封装的图案化引线框导体（59）来分布跨集成电路管芯（52）的内部区域的电力 ）并且接合到形成在BGA载体衬底（42）中的多个接合焊盘（45）和内部管芯区域中，从而将内部管芯区域电连接到外部提供的参考电压。

公开(公告)号：US20110020133A1

公开(公告)日：2011-01-27

申请号：US12897048

申请日：2010-10-04

申请人： James W. Miller

发明人： James W. Miller

IPC分类号： F03D1/00

CPC分类号： F03D1/0658 ,  F03D1/0608 ,  F05B2240/30 ,  Y02E10/721 ,  Y02E10/726

摘要： A pair of airfoil blades having a longitudinal axis coincident with one another. Each blade is bent at the center on the plane of the chord. Each blade has an airfoil tip blade placed at the outer most trailing edge. The blades are affixed by their root ends to opposite ends of a torsion shaft. The blade chords are offset from one another, which defines a blade pitch angle. The torsion shaft is journaled perpendicular through a driveshaft, whereas the rotation of the blades can transfer through the torsion shaft to the driveshaft and cause the driveshaft to turn, eliminating the need for a hub. The blades are adapted to pivot along with the torsion shaft. The blades lie in substantially the same plane, and are adapted for rotation in a plane orthogonal to the longitudinal axis of the driveshaft. Each blade has an airfoil shaped fluid gate valve disposed on the leading edge.

摘要翻译： 一对具有彼此重合的纵轴的翼型叶片。 每个叶片在和弦平面上的中心弯曲。 每个叶片具有放置在最外侧最后缘的翼型末端叶片。 叶片的根端固定在扭转轴的相对端。 叶片和弦彼此偏移，这限定了叶片桨距角。 扭转轴通过驱动轴垂直地轴向旋转，而叶片的旋转可以通过扭转轴传递到驱动轴，并使驱动轴转动，从而无需轮毂。 叶片适于与扭转轴一起枢转。 叶片位于基本上相同的平面中，并且适于在与驱动轴的纵向轴线正交的平面中旋转。 每个叶片具有设置在前缘上的翼型流体闸阀。

公开(公告)号：US07817387B2

公开(公告)日：2010-10-19

申请号：US11971591

申请日：2008-01-09

申请人： Michael G. Khazhinsky ,  Leo Mathew ,  James W. Miller

发明人： Michael G. Khazhinsky ,  Leo Mathew ,  James W. Miller

IPC分类号： H02H9/00 ,  H01L23/62

CPC分类号： H01L27/0285 ,  H01L2924/0002 ,  H01L2924/00

摘要： An electrostatic discharge (ESD) protected circuit is coupled to a power supply voltage rail and includes a multiple independent gate field effect transistor (MIGFET), a pre-driver, and a hot gate bias circuit. The MIGFET has a source/drain path coupled between an output pad and the power supply voltage rail and has a first gate terminal and a second gate terminal. The pre-driver circuit has an output. The hot gate bias circuit is coupled to the first gate terminal of the MIGFET, and the output of the pre-driver circuit is coupled to the second gate terminal of the MIGFET. The hot gate bias circuit is configured to apply a bias voltage to the first gate terminal of the MIGFET during an ESD event that increases the breakdown voltage of the MIGFET so as to better withstand the ESD event.

摘要翻译： 静电放电（ESD）保护电路耦合到电源电压轨，并包括多个独立的栅极场效应晶体管（MIGFET），预驱动器和热门偏置电路。 MIGFET具有耦合在输出焊盘和电源电压轨之间的源/漏路径，并且具有第一栅极端子和第二栅极端子。 预驱动电路有一个输出。 热门偏置电路耦合到MIGFET的第一栅极端子，并且预驱动器电路的输出耦合到MIGFET的第二栅极端子。 热门偏置电路被配置为在ESD事件期间向MIGFET的第一栅极端施加偏置电压，这增加了MIGFET的击穿电压，以便更好地承受ESD事件。

公开(公告)号：US07808117B2

公开(公告)日：2010-10-05

申请号：US11383653

申请日：2006-05-16

申请人： Nhat D. Vo ,  Tu-Anh N. Tran ,  Burton J. Carpenter ,  Dae Y. Hong ,  James W. Miller ,  Kendall D. Phillips

发明人： Nhat D. Vo ,  Tu-Anh N. Tran ,  Burton J. Carpenter ,  Dae Y. Hong ,  James W. Miller ,  Kendall D. Phillips

IPC分类号： H01L23/48

CPC分类号： H01L24/06 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/4943 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01073 ,  H01L2924/01079 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00014

摘要： A pad (20) is electrically connected to a first I/O cell (14) while also physically overlying active circuitry of a second I/O cell (16). Note that although the pad (20) overlies the second I/O cell (16), the pad (20) is not electrically connected to the I/O cell (16). Such a pattern may be replicated in any desired manner so that the I/O cells (e.g. 300-310) may have a finer pitch than the corresponding pads (320-324 and 330-335). In addition, the size of the pads may be increased (e.g. pad 131 may be bigger than pad 130) while the width “c” of the I/O cells (132-135) does not have to be increased. Such a pattern (e.g. 500) may be arranged so that the area required in one or more dimensions may be minimized.

摘要翻译： 垫（20）电连接到第一I / O单元（14），同时物理地覆盖第二I / O单元（16）的有源电路。 注意，虽然焊盘（20）覆盖第二I / O单元（16），但是焊盘（20）不与I / O单元（16）电连接。 这样的图案可以以任何期望的方式复制，使得I / O单元（例如300-310）可以具有比相应的垫（320-324和330-335）更细的间距。 此外，可以增加焊盘的尺寸（例如焊盘131可能大于焊盘130），而不必增加I / O单元（132-135）的宽度“c”。 这种图案（例如500）可以被布置成使得在一个或多个维度中所需的区域可以被最小化。

公开(公告)号：US07777998B2

公开(公告)日：2010-08-17

申请号：US11852396

申请日：2007-09-10

申请人： Michael A. Stockinger ,  Michael G. Khazhinsky ,  James W. Miller

发明人： Michael A. Stockinger ,  Michael G. Khazhinsky ,  James W. Miller

IPC分类号： H02H9/00

CPC分类号： H01L27/0251 ,  H01L27/0292

摘要： Circuitry on integrated circuits usually includes protection against electrostatic discharge (ESD) events. A second ESD current path may be provided in addition to a first ESD current path for shunting ESD current away from circuitry to be protected during an ESD event. In addition to the standard power and ground buses used to provide power and ground voltages to the protected circuitry, one or more extra power and/or ground buses and associated circuitry may be added for improved ESD protection.

摘要翻译： 集成电路的电路通常包括防静电放电（ESD）事件。 除了第一ESD电流路径之外，还可以提供第二ESD电流路径，用于在ESD事件期间使ESD电流远离待保护的电路。 除了用于向受保护电路提供电源和接地电压的标准电源和接地总线之外，可以添加一个或多个额外的电源和/或接地总线以及相关联的电路以改善ESD保护。

公开(公告)号：US07593202B2

公开(公告)日：2009-09-22

申请号：US11264557

申请日：2005-11-01

申请人： Michael G. Khazhinsky ,  Martin J. Bayer ,  James W. Miller ,  Bryan D. Preble

发明人： Michael G. Khazhinsky ,  Martin J. Bayer ,  James W. Miller ,  Bryan D. Preble

IPC分类号： H02H9/00

CPC分类号： H02H9/046 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit (300/400) includes first and second power domains and a bank of input/output (I/O) cells (305/405) coupled to the first and second power domains. The bank of I/O cells (305/405) includes a first plurality of active clamps (374/445) for the first power domain and a second plurality of active clamps (384/425) for the second power domain wherein the first (374/445) and second (384/425) pluralities of active clamps overlap along the bank of I/O cells. According to one aspect each of the plurality of input/output cells (420, 440) has a bonding pad (421, 441) for receiving an output signal referenced to a respective first power domain, and at least one ESD protection element (425, 445) for a respective second power domain. According to another aspect, each of the plurality of input/output cells (420, 440) has a bonding pad (421, 441) for receiving a respective output signal and at least one ESD protection element for each of a first power domain and a second power domain.

摘要翻译： 集成电路（300/400）包括耦合到第一和第二电源域的第一和第二电源域和一组输入/输出（I / O）单元（305/405）。 I / O单元组（305/405）包括用于第一功率域的第一多个有源钳位（374/445）和用于第二功率域的第二多个有源钳位（384/425），其中第一（ 374/445）和第二（384/425）个多个有源钳位沿I / O单元组重叠。 根据一个方面，多个输入/输出单元（420,440）中的每一个具有用于接收参考相应的第一功率域的输出信号的接合焊盘（421,441）和至少一个ESD保护元件（425,440） 445）用于相应的第二功率域。 根据另一方面，多个输入/输出单元（420,440）中的每一个具有用于接收相应输出信号的接合焊盘（421,441）和用于第一功率域和第一功率域中的每一个的至少一个ESD保护元件 第二功率域。

公开(公告)号：US20090174973A1

公开(公告)日：2009-07-09

申请号：US11971591

申请日：2008-01-09

申请人： Michael G. Khazhinsky ,  Leo Mathew ,  James W. Miller

发明人： Michael G. Khazhinsky ,  Leo Mathew ,  James W. Miller

IPC分类号： H02H9/04

CPC分类号： H01L27/0285 ,  H01L2924/0002 ,  H01L2924/00

摘要： An electrostatic discharge (ESD) protected circuit is coupled to a power supply voltage rail and includes a multiple independent gate field effect transistor (MIGFET), a pre-driver, and a hot gate bias circuit. The MIGFET has a source/drain path coupled between an output pad and the power supply voltage rail and has a first gate terminal and a second gate terminal. The pre-driver circuit has an output. The hot gate bias circuit is coupled to the first gate terminal of the MIGFET, and the output of the pre-driver circuit is coupled to the second gate terminal of the MIGFET. The hot gate bias circuit is configured to apply a bias voltage to the first gate terminal of the MIGFET during an ESD event that increases the breakdown voltage of the MIGFET so as to better withstand the ESD event.

摘要翻译： 静电放电（ESD）保护电路耦合到电源电压轨，并包括多个独立的栅极场效应晶体管（MIGFET），预驱动器和热门偏置电路。 MIGFET具有耦合在输出焊盘和电源电压轨之间的源/漏路径，并且具有第一栅极端子和第二栅极端子。 预驱动电路有一个输出。 热门偏置电路耦合到MIGFET的第一栅极端子，并且预驱动器电路的输出耦合到MIGFET的第二栅极端子。 热门偏置电路被配置为在ESD事件期间向MIGFET的第一栅极端施加偏置电压，这增加了MIGFET的击穿电压，以便更好地承受ESD事件。

公开(公告)号：US07236339B2

公开(公告)日：2007-06-26

申请号：US11111528

申请日：2005-04-21

申请人： James W. Miller ,  Michael G. Khazhinsky ,  Michael Stockinger

发明人： James W. Miller ,  Michael G. Khazhinsky ,  Michael Stockinger

IPC分类号： H02H9/00

CPC分类号： H01L27/0277

摘要： An ESD protection circuit (81) and a method for providing ESD protection is provided. In some embodiments, an N-channel transistor (24), which can be ESD damaged, is selectively turned on and made conducting. The purpose of turning on the N-channel transistor (24) is to maximize the Vt1 of the N-channel transistor (24). Vt1 is the drain-to-source voltage point at which the parasitic bipolar action of the N-channel transistor (24) first occurs. In some embodiments, the ESD protection circuit (81) includes a diode (64) which provides an additional current path from the I/O pad 31 to a first power supply node (76).

摘要翻译： 提供ESD保护电路（81）和提供ESD保护的方法。 在一些实施例中，可以被ESD损坏的N沟道晶体管（24）选择性地导通并导通。 打开N沟道晶体管（24）的目的是使N沟道晶体管（24）的Vt1最大化。 Vt1是首先发生N沟道晶体管（24）的寄生双极作用的漏极到源极电压点。 在一些实施例中，ESD保护电路（81）包括提供从I / O焊盘31到第一电源节点（76）的附加电流路径的二极管（64）。