利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

11 条记录 (耗时 0.024 秒)

    Semiconductor device and semiconductor module
    4.
    发明授权
    Semiconductor device and semiconductor module 失效
    半导体器件和半导体模块

    公开(公告)号：US5672910A

    公开(公告)日：1997-09-30

    申请号：US663408

    申请日：1996-06-13

    申请人： Gourab Majumdar ,  Satoshi Mori ,  Sukehisa Noda ,  Tooru Iwagami ,  Yoshio Takagi ,  Hisashi Kawafuji

    发明人： Gourab Majumdar ,  Satoshi Mori ,  Sukehisa Noda ,  Tooru Iwagami ,  Yoshio Takagi ,  Hisashi Kawafuji

    IPC分类号： H01L23/29 ,  H01L23/31 ,  H01L23/36 ,  H01L23/433 ,  H01L23/495 ,  H01L23/50 ,  H01L23/48 ,  H01L23/52

    CPC分类号： H01L23/3107 ,  H01L23/4334 ,  H01L23/49555 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L24/45 ,  H01L24/48 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/13055 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/1815

    摘要： It is an object to downsize a device while maintaining a high breakdown voltage. An external terminal (7) protrudes to the outside from the side wall of a sealing resin (2) and a heat sink (1) is exposed in the bottom of the sealing resin (2). A step surface (21) retracted from the exposed surface of the heat sink (1) is formed in the part of the sealing resin (2) surrounding the periphery of the heat sink (1). When using this semiconductor device, the exposed surface of the heat sink (1) is brought into surface contact with the flat surface (41a) of the radiation fin (41) and an insulation sheet (31) is interposed between the step surface (21) and the flat surface (41a), and which is pressed therebetween. The insulation sheet (31) is disposed to cover the region facing the external terminal (7) in the flat surface (41a). Accordingly, it is possible to set the height of the external terminal (7) from the exposed surface of the heat sink (1) lower than the spatial distance determined on the basis of the rated voltage while keeping the breakdown voltage between the external terminal (7) and the radiation fin (41) as the rated voltage.

    摘要翻译： 其目的是减小设备的尺寸，同时保持高的击穿电压。 外部端子（7）从密封树脂（2）的侧壁向外部突出，并且散热片（1）暴露在密封树脂（2）的底部。 在散热器（1）周围的密封树脂（2）的部分形成有从散热片（1）的露出表面缩回的台阶表面（21）。 当使用该半导体器件时，散热器（1）的暴露表面与辐射翅片（41）的平坦表面（41a）表面接触，并且绝缘片（31）插入在台阶表面（21 ）和平坦表面（41a）之间，并被压在它们之间。 绝缘片（31）设置成覆盖平坦表面（41a）中面向外部端子（7）的区域。 因此，可以将散热器（1）的露出面的外部端子（7）的高度设定为低于基于额定电压确定的空间距离，同时保持外部端子（1）之间的击穿电压 7）和辐射翅片（41）作为额定电压。

    Semiconductor device
    8.
    发明授权
    Semiconductor device 失效
    半导体器件

    公开(公告)号：US6002166A

    公开(公告)日：1999-12-14

    申请号：US117171

    申请日：1998-07-28

    申请人： Sukehisa Noda ,  Shinji Yamada ,  Tooru Iwagami ,  Seiki Iwagaki ,  Hisashi Kawafuji

    发明人： Sukehisa Noda ,  Shinji Yamada ,  Tooru Iwagami ,  Seiki Iwagaki ,  Hisashi Kawafuji

    IPC分类号： H01L21/56 ,  H01L23/433 ,  H01L23/495

    CPC分类号： H01L24/06 ,  H01L21/565 ,  H01L23/4334 ,  H01L23/49575 ,  H01L24/49 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/0603 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48247 ,  H01L2224/48599 ,  H01L2224/48699 ,  H01L2224/49111 ,  H01L2224/49171 ,  H01L24/45 ,  H01L24/48 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/181

    摘要： The present invention relates a semiconductor device, and in particular, it aims at providing a semiconductor device having high reliability by making coating of a region where a gold wire has been used, which has been performed for preventing deformation and breakage of the gold wire in pressure fitting of resin, unnecessary and preventing deformation and breakage of the gold wire without increasing the fabrication cost, in a semiconductor device packaging a power device and a control device controlling this power device. In order to attain the aforementioned object, a mold gate (21) is provided on a molding die (20) employed in fabrication of the semiconductor device to be positioned on a side where a power device (PD) is arranged in a state placing a lead frame (10). While mold resin (MR) is introduced through this mold gate (21), the mold resin (MR) is injected at a fast speed until reaching a region where a gold wire (W2) is arranged and thereafter injected at a speed causing no deformation or breakage of the gold wire (W2) at this time.

    摘要翻译： PCT No.PCT / JP96 / 03496 Sec。 371日期：1998年7月28日 102（e）1998年7月28日PCT PCT 1996年11月28日PCT公布。 出版物WO98 / 24122 日期：1998年6月4日本发明涉及一种半导体器件，特别是其目的在于通过对已经使用金线的区域进行涂覆来提供具有高可靠性的半导体器件，其已经被执行以防止变形和断裂 的金线，在不增加制造成本的情况下不需要并且防止金丝线的变形和断裂，在封装功率器件和控制该功率器件的控制器件的半导体器件中。 为了实现上述目的，在用于制造半导体器件的成型模具（20）上设置模具浇口（21），该半导体装置位于功率器件（PD）布置在放置 引线框架（10）。 当通过该模具浇口（21）引入模制树脂（MR）时，以快速的速度注入模制树脂（MR），直到到达布置金线（W2）的区域，然后以不变形的速度注入 或金线（W2）的破损。