公开(公告)号：US20160197081A1

公开(公告)日：2016-07-07

申请号：US15072521

申请日：2016-03-17

申请人： Ki-Yeon Park ,  Jae-Hyoung CHOI ,  Vladimir URAZAEV ,  Jin-Ha JEONG

发明人： Ki-Yeon Park ,  Jae-Hyoung CHOI ,  Vladimir URAZAEV ,  Jin-Ha JEONG

IPC分类号： H01L27/108 ,  H01L21/283 ,  H01L49/02 ,  H01L21/311 ,  H01L21/768

CPC分类号： H01L27/1085 ,  H01L21/283 ,  H01L21/311 ,  H01L21/76802 ,  H01L27/108 ,  H01L27/10852 ,  H01L28/60 ,  H01L28/92

摘要： Provided are semiconductor devices and methods of fabricating the same. The methods may include forming a molding layer on a semiconductor substrate. A storage electrode passing through the molding layer is formed. A part of the storage electrode is exposed by partially etching the molding layer. A sacrificial oxide layer is formed by oxidizing the exposed part of the storage electrode. The partially-etched molding layer and the sacrificial oxide layer are removed. A capacitor dielectric layer is formed on the substrate of which the molding layer and the sacrificial oxide layer are removed. A plate electrode is formed on the capacitor dielectric layers.

公开(公告)号：US20090250741A1

公开(公告)日：2009-10-08

申请号：US12457364

申请日：2009-06-09

申请人： Ki-Yeon Park ,  Kyoung-Ryul Yoon ,  Dae-Sik Choi ,  Han-Mei Choi ,  Seung-Hwan Lee

发明人： Ki-Yeon Park ,  Kyoung-Ryul Yoon ,  Dae-Sik Choi ,  Han-Mei Choi ,  Seung-Hwan Lee

IPC分类号： H01L29/788

CPC分类号： H01L21/022 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02247 ,  H01L21/0228 ,  H01L21/28273 ,  H01L21/318 ,  H01L29/513 ,  H01L29/7881

摘要： A semiconductor device and/or gate structure having a composite dielectric layer and methods of manufacturing the same is provided. In the semiconductor device, gate structure, and methods provided, a first conductive layer may be formed on a substrate. A native oxide layer formed on the first conductive layer may be removed. A surface of the first conductive layer may be nitrided so that the surface may be altered into a nitride layer. A composite dielectric layer including the first and/or second dielectric layers may be formed on the nitride layer. A second conductive layer may be formed on the composite dielectric layer. The first dielectric layer may include a material having a higher dielectric constant. The second dielectric layer may be capable of suppressing crystallization of the first dielectric layer.

摘要翻译： 提供了具有复合电介质层的半导体器件和/或栅极结构及其制造方法。 在半导体器件中，提供栅极结构和方法，可以在衬底上形成第一导电层。 可以除去形成在第一导电层上的自然氧化物层。 第一导电层的表面可以被氮化，使得表面可以改变为氮化物层。 可以在氮化物层上形成包括第一和/或第二电介质层的复合电介质层。 可以在复合介电层上形成第二导电层。 第一电介质层可以包括具有较高介电常数的材料。 第二电介质层可以抑制第一电介质层的结晶化。

公开(公告)号：US20060220106A1

公开(公告)日：2006-10-05

申请号：US11375762

申请日：2006-03-15

申请人： Han-Mei Choi ,  Kyoung-Ryul Yoon ,  Seung-Hwan Lee ,  Ki-Yeon Park ,  Young-Sun Kim

发明人： Han-Mei Choi ,  Kyoung-Ryul Yoon ,  Seung-Hwan Lee ,  Ki-Yeon Park ,  Young-Sun Kim

IPC分类号： H01L29/792

CPC分类号： H01L29/792 ,  H01L29/513

摘要： In a gate structure of a non-volatile memory device is formed, a tunnel insulating layer and a charge trapping layer are formed on a substrate. A composite dielectric layer is formed on the charge trapping layer and has a laminate structure in which first material layers including aluminum oxide and second material layers including hafnium oxide or zirconium oxide are alternately stacked. A conductive layer is formed on the composite dielectric layer and then a gate structure is formed by patterning the conductive layer, the composite dielectric layer, the charge trapping layer, and the tunnel insulating layer.

摘要翻译： 在形成非易失性存储器件的栅极结构中，在衬底上形成隧道绝缘层和电荷俘获层。 在电荷捕获层上形成复合电介质层，并且具有层叠结构，其中包括氧化铝的第一材料层和包括氧化铪或氧化锆的第二材料层交替堆叠。 在复合电介质层上形成导电层，然后通过图案化导电层，复合介电层，电荷俘获层和隧道绝缘层形成栅极结构。

公开(公告)号：US20050170566A1

公开(公告)日：2005-08-04

申请号：US11046876

申请日：2005-02-01

申请人： Seung-Hwan Lee ,  Kyoung-Ryul Yoon ,  Han-Mei Choi ,  Dae-Sik Choi ,  Ki-Yeon Park ,  Sung-Tae Kim ,  Young-Sun Kim ,  Cha-Young Yoo

发明人： Seung-Hwan Lee ,  Kyoung-Ryul Yoon ,  Han-Mei Choi ,  Dae-Sik Choi ,  Ki-Yeon Park ,  Sung-Tae Kim ,  Young-Sun Kim ,  Cha-Young Yoo

IPC分类号： B05D5/12 ,  C23C16/00 ,  C23C16/30 ,  C23C16/40 ,  C23C16/455 ,  H01L21/00 ,  H01L21/8246 ,  H01L21/84 ,  H01L27/115

CPC分类号： C23C16/45529 ,  C23C16/308 ,  C23C16/405 ,  H01L27/11502 ,  H01L27/11507

摘要： A thin film structure and a capacitor using the film structure and methods for forming the same. The thin film structure may include a first film formed on a substrate using a first reactant and an oxidant for oxidizing the first reactant. A second film may be formed on the first film to suppress crystallization of the first film. A capacitor may include a dielectric layer, which may further include the first thin film and the second thin film.

摘要翻译： 薄膜结构和使用该薄膜结构的电容器及其形成方法。 薄膜结构可以包括使用第一反应物和用于氧化第一反应物的氧化剂在基底上形成的第一膜。 可以在第一膜上形成第二膜以抑制第一膜的结晶。 电容器可以包括电介质层，其可以进一步包括第一薄膜和第二薄膜。

公开(公告)号：US20050070063A1

公开(公告)日：2005-03-31

申请号：US10793818

申请日：2004-03-08

申请人： Ki-Vin Im ,  Ki-Yeon Park ,  Jae-Hyun Yeo ,  In-Sung Park ,  Seung-Hwan Lee ,  Young-Sun Kim ,  Sung-Tae Kim

发明人： Ki-Vin Im ,  Ki-Yeon Park ,  Jae-Hyun Yeo ,  In-Sung Park ,  Seung-Hwan Lee ,  Young-Sun Kim ,  Sung-Tae Kim

IPC分类号： C23C16/40 ,  C23C16/455 ,  H01L21/28 ,  H01L21/314 ,  H01L21/316 ,  H01L21/8242 ,  H01L29/49 ,  H01L29/51

CPC分类号： H01L21/0228 ,  C23C16/405 ,  C23C16/45529 ,  C23C16/45531 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/3141 ,  H01L21/31645 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

摘要： Disclosed is a method for forming metal oxide dielectric layers, more particularly HfO2 dielectric layers, using an atomic layer deposition (ALD) method in which a series of thin intermediate layers are formed and treated with one or more oxidizers and nitrogents before the next intermediate layer is formed on the substrate. The intermediate oxidation treatments reduce the number of organic contaminants incorporated into the metal oxide layer from the organometallic precursors to produce a dielectric layer having improved current leakage characteristics. The dielectric layers formed in this manner remain susceptible to crystallization if exposed to temperatures much above 550° C., so subsequent semiconductor manufacturing processes should be modified or eliminated to avoid such temperatures or limit the duration at such temperatures to maintain the performance of the dielectric materials.

摘要翻译： 公开了一种使用原子层沉积（ALD）方法形成金属氧化物电介质层，更具体地HfO 2电介质层的方法，其中在下一个中间层之前形成一系列薄的中间层并用一种或多种氧化剂和氮化物进行处理 形成在基板上。 中间氧化处理减少了从有机金属前体引入到金属氧化物层中的有机污染物的数量，以产生具有改善的电流泄漏特性的电介质层。 如果暴露在高于550℃的温度下，以这种方式形成的电介质层仍然易于结晶，因此随后的半导体制造工艺应当被修改或消除以避免这种温度或限制在这样的温度下的持续时间以保持电介质的性能 材料

公开(公告)号：US07888727B2

公开(公告)日：2011-02-15

申请号：US12457364

申请日：2009-06-09

申请人： Ki-Yeon Park ,  Kyoung-Ryul Yoon ,  Dae-Sik Choi ,  Han-Mei Choi ,  Seung-Hwan Lee

发明人： Ki-Yeon Park ,  Kyoung-Ryul Yoon ,  Dae-Sik Choi ,  Han-Mei Choi ,  Seung-Hwan Lee

IPC分类号： H01L29/76 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L21/022 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02247 ,  H01L21/0228 ,  H01L21/28273 ,  H01L21/318 ,  H01L29/513 ,  H01L29/7881

摘要： A semiconductor device and/or gate structure having a composite dielectric layer and methods of manufacturing the same is provided. In the semiconductor device, gate structure, and methods provided, a first conductive layer may be formed on a substrate. A native oxide layer formed on the first conductive layer may be removed. A surface of the first conductive layer may be nitrided so that the surface may be altered into a nitride layer. A composite dielectric layer including the first and/or second dielectric layers may be formed on the nitride layer. A second conductive layer may be formed on the composite dielectric layer. The first dielectric layer may include a material having a higher dielectric constant. The second dielectric layer may be capable of suppressing crystallization of the first dielectric layer.

摘要翻译： 提供了具有复合电介质层的半导体器件和/或栅极结构及其制造方法。 在半导体器件中，提供栅极结构和方法，可以在衬底上形成第一导电层。 可以除去形成在第一导电层上的自然氧化物层。 第一导电层的表面可以被氮化，使得表面可以改变为氮化物层。 可以在氮化物层上形成包括第一和/或第二电介质层的复合电介质层。 可以在复合介电层上形成第二导电层。 第一电介质层可以包括具有较高介电常数的材料。 第二电介质层可以抑制第一电介质层的结晶化。

公开(公告)号：US20080061360A1

公开(公告)日：2008-03-13

申请号：US11898039

申请日：2007-09-07

申请人： Se-Hoon Oh ,  Young-Geun Park ,  Han-Mei Choi ,  Seung-Hwan Lee ,  Ki-Yeon Park ,  Sun-Jung Kim

发明人： Se-Hoon Oh ,  Young-Geun Park ,  Han-Mei Choi ,  Seung-Hwan Lee ,  Ki-Yeon Park ,  Sun-Jung Kim

IPC分类号： H01L29/792 ,  H01L21/336

CPC分类号： H01L21/28282 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/792

摘要： In a non-volatile memory device and a method of manufacturing the non-volatile memory device, a tunnel insulating layer, a charge trapping layer, a dielectric layer and a conductive layer may be sequentially formed on a channel region of a substrate. The conductive layer may be patterned to form a gate electrode and spacers may be formed on sidewalls of the gate electrode. A dielectric layer pattern, a charge trapping layer pattern, and a tunnel insulating layer pattern may be formed on the channel region by an anisotropic etching process using the spacers as an etch mask. Sidewalls of the charge trapping layer pattern may be removed by an isotropic etching process to reduce the width thereof. Thus, the likelihood of lateral diffusion of electrons may be reduced or prevented in the charge trapping layer pattern and high temperature stress characteristics of the non-volatile memory device may be improved.

摘要翻译： 在非易失性存储器件和制造非易失性存储器件的方法中，隧道绝缘层，电荷俘获层，电介质层和导电层可以顺序形成在衬底的沟道区上。 可以将导电层图案化以形成栅电极，并且可以在栅电极的侧壁上形成间隔物。 可以通过使用间隔物作为蚀刻掩模的各向异性蚀刻工艺在沟道区上形成电介质层图案，电荷俘获层图案和隧道绝缘层图案。 可以通过各向同性蚀刻工艺去除电荷俘获层图案的侧壁以减小其宽度。 因此，电荷捕获层图案中电子的横向扩散的可能性可能会降低或被抑制，并且可以提高非易失性存储器件的高温应力特性。

公开(公告)号：US20060141695A1

公开(公告)日：2006-06-29

申请号：US11285555

申请日：2005-11-22

申请人： Dae-Sik Choi ,  Kyoung-Ryul Yoon ,  Han-Mei Choi ,  Ki-Yeon Park ,  Seung-Hwan Lee ,  Sung-Tae Kim ,  Young-Sun Kim ,  Cha-Young Yoo

发明人： Dae-Sik Choi ,  Kyoung-Ryul Yoon ,  Han-Mei Choi ,  Ki-Yeon Park ,  Seung-Hwan Lee ,  Sung-Tae Kim ,  Young-Sun Kim ,  Cha-Young Yoo

IPC分类号： H01L21/8238

CPC分类号： H01L21/02205 ,  C23C16/405 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/28194 ,  H01L21/28273 ,  H01L21/3142 ,  H01L21/31641 ,  H01L21/31645 ,  H01L27/11521 ,  H01L29/4933 ,  H01L29/517 ,  H01L29/78

摘要： Methods of forming a zirconium hafnium oxide thin layer on a semiconductor substrate by supplying tetrakis(ethylmethylamino)zirconium ([Zr{N(C2H5)(CH3)}4], TEMAZ) and tetrakis(ethylmethylamino)hafnium ([Hf{N(C2H5)(CH3)}4], TEMAH) to a substrate are provided. The TEMAZ and the TEMAH may be reacted with an oxidizing agent. The thin layer including zirconium hafnium oxide may be used for a gate insulation layer in a gate structure, a dielectric layer in a capacitor, or a dielectric layer in a flash memory device.

摘要翻译： 在半导体衬底上形成锆氧化铪薄层的方法是将四（乙基甲基氨基）锆（[Zr（N 2 H 5 H 5） 3（H 2 O）2，H 2 O 3（H 2 O 3）3，TEMAZ）和四（乙基甲基氨基）铪（[Hf（N（C 2 H 5） （CH 3 3）} 4 S，TEMAH）提供给基板。 TEMAZ和TEMAH可与氧化剂反应。 包括氧化铪的薄层可以用于栅极结构中的栅极绝缘层，电容器中的电介质层或闪存器件中的介电层。

公开(公告)号：US20060094191A1

公开(公告)日：2006-05-04

申请号：US11261737

申请日：2005-10-28

申请人： Han-Mei Choi ,  Kyoung-Ryul Yoon ,  Seung-Hwan Lee ,  Ki-Yeon Park ,  Sung-Tae Kim ,  Young-Sun Kim ,  Cha-Young Yoo

发明人： Han-Mei Choi ,  Kyoung-Ryul Yoon ,  Seung-Hwan Lee ,  Ki-Yeon Park ,  Sung-Tae Kim ,  Young-Sun Kim ,  Cha-Young Yoo

IPC分类号： H01L21/336 ,  H01L21/3205

CPC分类号： H01L21/0228 ,  H01L21/02189 ,  H01L21/28273 ,  H01L21/3141 ,  H01L21/31641 ,  H01L27/11521

摘要： A method of manufacturing a semiconductor device can include forming a tunnel oxide layer on a substrate, forming a floating gate on the tunnel oxide layer and forming a dielectric layer pattern on the floating gate using an ALD process. The dielectric layer pattern can include a metal precursor that includes zirconium and an oxidant. A control gate can be formed on the dielectric layer pattern. The semiconductor device can include the dielectric layer pattern provided herein.

摘要翻译： 制造半导体器件的方法可以包括在衬底上形成隧道氧化物层，在隧道氧化物层上形成浮栅，并使用ALD工艺在浮栅上形成电介质层图案。 介电层图案可以包括包含锆和氧化剂的金属前体。 可以在电介质层图案上形成控制栅极。 半导体器件可以包括本文提供的电介质层图案。

公开(公告)号：US20060046387A1

公开(公告)日：2006-03-02

申请号：US11180172

申请日：2005-07-13

申请人： Han-Mei Choi ,  Jong-Cheol Lee ,  Seung-Hwan Lee ,  Dae-Sik Choi ,  Ki-Yeon Park ,  Young-sun Kim ,  Cha-Young Yoo ,  Sung-Tae Kim

发明人： Han-Mei Choi ,  Jong-Cheol Lee ,  Seung-Hwan Lee ,  Dae-Sik Choi ,  Ki-Yeon Park ,  Young-sun Kim ,  Cha-Young Yoo ,  Sung-Tae Kim

IPC分类号： H01L21/336

CPC分类号： H01L27/11521 ,  H01L27/115 ,  H01L29/40114 ,  H01L29/513 ,  H01L29/7881

摘要： Flash memory devices include a semiconductor substrate having an active region. A gate pattern on the active region includes a floating gate pattern and a control gate pattern with an inter-gate dielectric layer pattern therebetween. The inter-gate dielectric layer pattern includes a plurality of hafnium oxide layers and a plurality of aluminum oxide layers, ones of which are alternately arrayed.

摘要翻译： 闪存器件包括具有有源区的半导体衬底。 有源区上的栅极图案包括浮置栅极图案和其间具有栅极间介电层图案的控制栅极图案。 栅极间电介质层图案包括多个氧化铪层和多个氧化铝层，其中一个氧化铝交替排列。