公开(公告)号：US07129172B2

公开(公告)日：2006-10-31

申请号：US10811758

申请日：2004-03-29

申请人： Patrick Morrow ,  R. Scott List ,  Michael Y. Chan

发明人： Patrick Morrow ,  R. Scott List ,  Michael Y. Chan

IPC分类号： H01L21/302

CPC分类号： H01L21/304 ,  H01L21/187 ,  Y10S438/977

摘要： According to one embodiment a method is disclosed. The method includes applying a photoresist layer to a first wafer, etching the first wafer, bonding the first wafer to a second wafer and thinning the first wafer; wherein an unsupported bevel portion of the first wafer is removed.

摘要翻译： 根据一个实施例，公开了一种方法。 该方法包括将光致抗蚀剂层施加到第一晶片，蚀刻第一晶片，将第一晶片接合到第二晶片并使第一晶片变薄; 其中去除第一晶片的未支撑的斜面部分。

公开(公告)号：US07056813B2

公开(公告)日：2006-06-06

申请号：US11071434

申请日：2005-03-02

申请人： Patrick Morrow ,  R. Scott List ,  Sarah E. Kim

发明人： Patrick Morrow ,  R. Scott List ,  Sarah E. Kim

IPC分类号： H01L21/30

CPC分类号： H01L25/50 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/13025 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/2919 ,  H01L2224/8182 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01079 ,  H01L2924/00014 ,  H01L2924/01082

摘要： Various methods of forming backside connections on a wafer stack are disclosed. To form the backside connections, vias are formed in a first wafer that is to be bonded with a second wafer. The vias used for the backside connections are formed on a side of the first wafer along with an interconnect structure, and the backside connections are formed on an opposing side of the first wafer using these vias.

摘要翻译： 公开了在晶片叠层上形成背面连接的各种方法。 为了形成背面连接，通孔形成在要与第二晶片结合的第一晶片中。 用于背面连接的通路与互连结构一起形成在第一晶片的一侧，并且使用这些通孔在第一晶片的相对侧上形成背面连接。

公开(公告)号：US06897125B2

公开(公告)日：2005-05-24

申请号：US10665824

申请日：2003-09-17

申请人： Patrick Morrow ,  R. Scott List ,  Sarah E. Kim

发明人： Patrick Morrow ,  R. Scott List ,  Sarah E. Kim

IPC分类号： H01L21/768 ,  H01L21/98 ,  H01L23/48 ,  H01L25/065 ,  H01L21/30

CPC分类号： H01L25/50 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/13025 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/2919 ,  H01L2224/8182 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01079 ,  H01L2924/00014 ,  H01L2924/01082

摘要： Various methods of forming backside connections on a wafer stack are disclosed. To form the backside connections, vias are formed in a first wafer that is to be bonded with a second wafer. The vias used for the backside connections are formed on a side of the first wafer along with an interconnect structure, and the backside connections are formed on an opposing side of the first wafer using these vias.

摘要翻译： 公开了在晶片叠层上形成背面连接的各种方法。 为了形成背面连接，通孔形成在要与第二晶片结合的第一晶片中。 用于背面连接的通路与互连结构一起形成在第一晶片的一侧，并且使用这些通孔在第一晶片的相对侧上形成背面连接。

公开(公告)号：US07723208B2

公开(公告)日：2010-05-25

申请号：US10669205

申请日：2003-09-24

申请人： Sarah E. Kim ,  R. Scott List ,  James G. Maveety ,  Alan M. Myers ,  Quat T. Vu

发明人： Sarah E. Kim ,  R. Scott List ,  James G. Maveety ,  Alan M. Myers ,  Quat T. Vu

IPC分类号： H01L21/30

CPC分类号： F04B19/006 ,  H01L23/473 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/01078 ,  H01L2924/10253 ,  H01L2924/00

摘要： Trenches may be formed in the upper surfaces of a pair of wafers. Each trench may be coated with a catalyst that is capable of removing oxygen or hydrogen from a fluid used for cooling in a system making use of the electroosmotic effect for pumping. Channels may be formed to communicate fluid to and from the trench coated with the catalyst. The substrates may be combined in face-to-face abutment, for example using copper-to-copper bonding to form a re-combiner.

摘要翻译： 沟槽可以形成在一对晶片的上表面中。 每个沟槽可以涂覆有能够在利用用于泵送的电渗效应的系统中用于冷却的流体中除去氧气或氢气的催化剂。 可以形成通道以将流体与涂覆有催化剂的沟槽连通。 基板可以以面对面邻接方式组合，例如使用铜 - 铜键合来形成再组合器。

公开(公告)号：US07227257B2

公开(公告)日：2007-06-05

申请号：US10315565

申请日：2002-12-09

申请人： Sarah E. Kim ,  R. Scott List ,  Alan Myers

发明人： Sarah E. Kim ,  R. Scott List ,  Alan Myers

IPC分类号： H01L23/34 ,  H01L23/10

CPC分类号： H01L23/473 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present disclosure relates generally to microelectronic technology, and more specifically, to an apparatus used for the cooling of active electronic devices utilizing micro-channels or micro-trenches, and a technique for fabricating the same.

摘要翻译： 本公开一般涉及微电子技术，更具体地，涉及用于利用微通道或微沟槽冷却有源电子器件的装置及其制造技术。

公开(公告)号：US07037804B2

公开(公告)日：2006-05-02

申请号：US10695328

申请日：2003-10-27

申请人： Scot A. Kellar ,  Sarah E. Kim ,  R. Scott List

发明人： Scot A. Kellar ,  Sarah E. Kim ,  R. Scott List

IPC分类号： H01L21/30 ,  H01L21/46

CPC分类号： H01L25/50 ,  H01L21/185 ,  H01L21/743 ,  H01L21/76898 ,  H01L24/12 ,  H01L24/16 ,  H01L24/72 ,  H01L24/75 ,  H01L25/0657 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/13099 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/13166 ,  H01L2224/16 ,  H01L2224/2919 ,  H01L2224/75315 ,  H01L2224/81203 ,  H01L2224/81894 ,  H01L2224/81895 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/30107 ,  H01L2924/0665 ,  H01L2924/00014

摘要： A three-dimensional (3-D) integrated chip system is provided with a first wafer including one or more integrated circuit (IC) devices; a second wafer including one or more integrated circuit (IC) devices; and a metal bonding layer deposited on opposing surfaces of the first and second wafers at designated locations to establish electrical connections between active IC devices on the first and second wafers and to provide metal bonding between the adjacent first and second wafers, when the first wafer is pressed against the second wafer using a flexible bladder press to account for height differences of the metal bonding layer across the opposing surfaces of the first and second wafers.

摘要翻译： 三维（3-D）集成芯片系统设置有包括一个或多个集成电路（IC）装置的第一晶片; 包括一个或多个集成电路（IC）装置的第二晶片; 以及在指定位置沉积在第一和第二晶片的相对表面上的金属粘结层，以在第一和第二晶片上的有源IC器件之间建立电连接，并且当第一晶片为 使用柔性膀胱压力机压在第二晶片上，以考虑穿过第一和第二晶片的相对表面的金属粘合层的高度差异。

公开(公告)号：US07034394B2

公开(公告)日：2006-04-25

申请号：US10682137

申请日：2003-10-08

申请人： Shriram Ramanathan ,  Sarah E. Kim ,  R. Scott List ,  Gregory M. Chrysler

发明人： Shriram Ramanathan ,  Sarah E. Kim ,  R. Scott List ,  Gregory M. Chrysler

IPC分类号： H01L23/34

CPC分类号： H01L35/32 ,  H01L23/38 ,  H01L23/50 ,  H01L24/11 ,  H01L24/13 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L27/16 ,  H01L2224/05001 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48471 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/81801 ,  H01L2924/0001 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01015 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01051 ,  H01L2924/01052 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/15312 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2224/4554

摘要： A microelectronic assembly is provided, having thermoelectric elements formed on a die so as to pump heat away from the die when current flows through the thermoelectric elements. In one embodiment, the thermoelectric elements are integrated between conductive interconnection elements on an active side of the die. In another embodiment, the thermoelectric elements are on a backside of the die and electrically connected to a carrier substrate on a front side of the die. In a further embodiment, the thermoelectric elements are formed on a secondary substrate and transferred to the die.

公开(公告)号：US07696015B2

公开(公告)日：2010-04-13

申请号：US11448232

申请日：2006-06-07

申请人： Sarah E. Kim ,  R. Scott List ,  James G. Maveety ,  Alan M. Myers ,  Quat T. Vu

发明人： Sarah E. Kim ,  R. Scott List ,  James G. Maveety ,  Alan M. Myers ,  Quat T. Vu

IPC分类号： H01L21/20 ,  H01L21/48 ,  H01L21/44

CPC分类号： F04B17/00 ,  F04B19/006 ,  H01L23/473 ,  H01L25/0657 ,  H01L2224/16225 ,  H01L2225/06589 ,  H01L2924/01322

摘要： A stack of heat generating integrated circuit chips may be provided with intervening cooling integrated circuit chips. The cooling integrated circuit chips may include microchannels for the flow of the cooling fluid. The cooling fluid may be pumped using the integrated electroosmotic pumps. Removal of cooling fluid gases may be accomplished using integrated re-combiners in some embodiments.

摘要翻译： 一组发热集成电路芯片可以设置有中间冷却集成电路芯片。 冷却集成电路芯片可以包括用于冷却流体流动的微通道。 可以使用集成的电渗泵泵送冷却流体。 在一些实施方案中，使用集成的重组合器可以实现冷却流体气体的去除。

公开(公告)号：US07615462B2

公开(公告)日：2009-11-10

申请号：US11528986

申请日：2006-09-27

申请人： Sarah E. Kim ,  R. Scott List ,  Tom Letson

发明人： Sarah E. Kim ,  R. Scott List ,  Tom Letson

IPC分类号： H01L21/30 ,  H01L21/44

CPC分类号： H01L21/30604 ,  H01L21/3065 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/66 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/81193 ,  H01L2224/81201 ,  H01L2224/81801 ,  H01L2224/8182 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/30107

摘要： A method of forming a silicon (Si) via in vertically stacked wafers is provided with a contact plug extending from selected metallic lines of a top wafer and an etch stop layer formed prior to the contact plug. Such a method comprises selectively etching through the silicon (Si) of the top wafer until stopped by the etch stop layer to form the Si via; depositing an oxide layer to insulate a sidewall of the Si via; forming a barrier layer on the oxide layer and on the bottom of the Si via; and depositing a conduction metal into the Si via to provide electrical connection between active IC devices located on vertically stacked wafers and an external interconnect.

摘要翻译： 在垂直堆叠的晶片中形成硅（Si）通孔的方法设置有从顶部晶片的选定金属线和在接触插塞之前形成的蚀刻停止层延伸的接触插塞。 这种方法包括选择性地蚀刻通过顶部晶片的硅（Si），直到被蚀刻停止层阻止以形成Si通孔; 沉积氧化物层以使Si通孔的侧壁绝缘; 在氧化物层和Si通孔的底部形成阻挡层; 以及将导电金属沉积到Si通孔中以提供位于垂直堆叠的晶片上的有源IC器件与外部互连之间的电连接。

公开(公告)号：US07274106B2

公开(公告)日：2007-09-25

申请号：US10669212

申请日：2003-09-24

申请人： Sarah E. Kim ,  R. Scott List ,  James G. Maveety ,  Alan M. Myers ,  Quat T. Vu

发明人： Sarah E. Kim ,  R. Scott List ,  James G. Maveety ,  Alan M. Myers ,  Quat T. Vu

IPC分类号： H01L23/12 ,  H01L23/52 ,  H01L23/48

CPC分类号： H01L23/473 ,  H01L23/34 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2224/82

摘要： An integrated electroosmotic pump may be incorporated in the same integrated circuit package with a re-combiner, and an integrated circuit chip to be cooled by fluid pumped by the electroosmotic pump.

摘要翻译： 集成电渗泵可以结合在具有再组合器的相同的集成电路封装中，以及通过由电渗泵泵送的流体冷却的集成电路芯片。