公开(公告)号：US06297095B1

公开(公告)日：2001-10-02

申请号：US09596399

申请日：2000-06-16

申请人： Ramachandran Muralidhar ,  Chitra K. Subramanian ,  Sucharita Madhukar ,  Bruce E. White ,  Michael A. Sadd ,  Sufi Zafar ,  David L. O'Meara ,  Bich-Yen Nguyen

发明人： Ramachandran Muralidhar ,  Chitra K. Subramanian ,  Sucharita Madhukar ,  Bruce E. White ,  Michael A. Sadd ,  Sufi Zafar ,  David L. O'Meara ,  Bich-Yen Nguyen

IPC分类号： H01L21336

CPC分类号： H01L21/28282 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/66439 ,  H01L29/7888

摘要： A semiconductor memory device with a floating gate that includes a plurality of nanoclusters (21) and techniques useful in the manufacturing of such a device are presented. The device is formed by first providing a semiconductor substrate (12) upon which a tunnel dielectric layer (14) is formed. A plurality of nanoclusters (19) is then grown on the tunnel dielectric layer (14). After growth of the nanoclusters (21), a control dielectric layer (20) is formed over the nanoclusters (21). In order to prevent oxidation of the formed nanoclusters (21), the nanoclusters (21) may be encapsulated using various techniques prior to formation of the control dielectric layer (20). A gate electrode (24) is then formed over the control dielectric (20), and portions of the control dielectric, the plurality of nanoclusters, and the gate dielectric that do not underlie the gate electrode are selectively removed. After formation of spacers (35), source and drain regions (32, 34) are then formed by implantation in the semiconductor layer (12) such that a channel region is formed between the source and drain regions (32, 34) underlying the gate electrode (24).

摘要翻译： 提出了一种具有浮动栅极的半导体存储器件，其包括多个纳米团簇（21）和用于制造这种器件的技术。 该器件通过首先提供其上形成有隧道介电层（14）的半导体衬底（12）形成。 然后在隧道介电层（14）上生长多个纳米团簇（19）。 在纳米团簇（21）生长之后，在纳米团簇（21）上形成控制电介质层（20）。 为了防止形成的纳米团簇（21）的氧化，可以在形成控制电介质层（20）之前使用各种技术将纳米团簇（21）进行封装。 然后在控制电介质（20）上形成栅极（24），并且选择性地去除不在栅电极下面的控制电介质，多个纳米团簇和栅极电介质的部分。 在形成间隔物（35）之后，然后通过注入在半导体层（12）中形成源极和漏极区域（32,34），使得沟道区域形成在栅极下面的源极和漏极区域（32,34）之间 电极（24）。

公开(公告)号：US06344403B1

公开(公告)日：2002-02-05

申请号：US09595735

申请日：2000-06-16

申请人： Sucharita Madhukar ,  Ramachandran Muralidhar ,  David L. O'Meara ,  Kristen C. Smith ,  Bich-Yen Nguyen

发明人： Sucharita Madhukar ,  Ramachandran Muralidhar ,  David L. O'Meara ,  Kristen C. Smith ,  Bich-Yen Nguyen

IPC分类号： H01L2120

CPC分类号： H01L21/28273 ,  B82Y10/00 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0259 ,  H01L21/0262 ,  H01L21/3105 ,  H01L21/3144 ,  H01L21/3145 ,  H01L29/42332 ,  H01L29/66825

摘要： A semiconductor memory device with a floating gate that includes a plurality of nanoclusters (21) and techniques useful in the manufacturing of such a device are presented. The device is formed by first providing a semiconductor substrate (12) upon which a tunnel dielectric layer (14) is formed. A plurality of nanoclusters (19) is then grown on the tunnel dielectric layer (14). The growth of the nanoclusters (19) may be accomplished using low pressure chemical vapor deposition (LPCVD) or ultra high vacuum chemical vapor deposition (UHCVD) processes. Such growth may be facilitated by formation of a nitrogen-containing layer (502) overlying the tunnel dielectric layer (14). After growth of the nanoclusters (21), a control dielectric layer (20) is formed over the nanoclusters (21). In order to prevent oxidation of the formed nanoclusters (21), the nanoclusters (21) may be encapsulated using various techniques prior to formation of the control dielectric layer (20). A gate electrode (24) is then formed over the control dielectric (20), and portions of the control dielectric, the plurality of nanoclusters, and the gate dielectric that do not underlie the gate electrode are selectively removed. After formation of spacers (35), source and drain regions (32, 34) are then formed by implantation in the semiconductor layer (12) such that a channel region is formed between the source and drain regions (32, 34) underlying the gate electrode (24).

摘要翻译： 提出了一种具有浮动栅极的半导体存储器件，其包括多个纳米团簇（21）和用于制造这种器件的技术。 该器件通过首先提供其上形成有隧道介电层（14）的半导体衬底（12）形成。 然后在隧道介电层（14）上生长多个纳米团簇（19）。 纳米团簇（19）的生长可以使用低压化学气相沉积（LPCVD）或超高真空化学气相沉积（UHCVD）工艺来实现。 可以通过形成覆盖在隧道介电层（14）上的含氮层（502）来促进这种生长。 在纳米团簇（21）生长之后，在纳米团簇（21）上形成控制电介质层（20）。 为了防止形成的纳米团簇（21）的氧化，可以在形成控制电介质层（20）之前使用各种技术将纳米团簇（21）进行封装。 然后在控制电介质（20）上形成栅极（24），并且选择性地去除不在栅电极下面的控制电介质，多个纳米团簇和栅极电介质的部分。 在形成间隔物（35）之后，然后通过注入在半导体层（12）中形成源极和漏极区域（32,34），使得沟道区域形成在栅极下面的源极和漏极区域（32,34）之间 电极（24）。

公开(公告)号：US06320784B1

公开(公告)日：2001-11-20

申请号：US09524916

申请日：2000-03-14

申请人： Ramachandran Muralidhar ,  Sucharita Madhukar ,  Bo Jiang ,  Bruce E. White ,  Srikanth B. Samavedam ,  David L. O'Meara ,  Michael Alan Sadd

发明人： Ramachandran Muralidhar ,  Sucharita Madhukar ,  Bo Jiang ,  Bruce E. White ,  Srikanth B. Samavedam ,  David L. O'Meara ,  Michael Alan Sadd

IPC分类号： G11C1100

CPC分类号： B82Y10/00 ,  G11C11/56 ,  G11C11/5671 ,  G11C16/0416 ,  G11C2216/08 ,  H01L29/7887 ,  H01L29/7888

摘要： A memory cell (101), its method of formation, and operation are disclosed. In accordance with one embodiment, the memory cell (101) comprises a first and second current carrying electrode (12) a control electrode (19), and doped discontinuous storage elements (17). In accordance with an alternative embodiment, memory cell programming is accomplished by removing or adding an average of approximately at least a first charge (30, 62, 64), which can be electron(s) or hole(s) from each of the doped discontinuous storage elements (17).

摘要翻译： 公开了一种存储单元（101），其形成方法和操作。 根据一个实施例，存储单元（101）包括第一和第二载流电极（12），控制电极（19）和掺杂的非连续存储元件（17）。 根据替代实施例，存储器单元编程通过去除或添加大约至少第一电荷（30,62,64）的平均值来实现，所述第一电荷可以是来自掺杂的每一个的电子或空穴 不连续存储元件（17）。

公开(公告)号：US06362071B1

公开(公告)日：2002-03-26

申请号：US09542706

申请日：2000-04-05

申请人： Bich-Yen Nguyen ,  William J. Taylor, Jr. ,  Philip J. Tobin ,  David L. O'Meara ,  Percy V. Gilbert ,  Yeong-Jyh T. Lii ,  Victor S. Wang

发明人： Bich-Yen Nguyen ,  William J. Taylor, Jr. ,  Philip J. Tobin ,  David L. O'Meara ,  Percy V. Gilbert ,  Yeong-Jyh T. Lii ,  Victor S. Wang

IPC分类号： H01L2176

CPC分类号： H01L21/76232 ,  H01L21/823481

摘要： In accordance with one embodiment of the present invention, a method is disclosed for forming a semiconductor device having an isolation region (601). A dielectric layer (108) is deposited and etched to form isolation regions (102, 605) having top portions that are narrower than their bottom portions, thereby a tapered isolation region is formed. Active regions (601, 603) are formed using an epitaxial process in the regions between the isolation regions. The resulting active regions (601, 603) have a greater amount of surface area near a top portion, than near a bottom portion. Transistors (721, 723) having opposite polarities are formed within the active areas.

摘要翻译： 根据本发明的一个实施例，公开了一种用于形成具有隔离区域（601）的半导体器件的方法。 沉积和蚀刻电介质层（108）以形成具有比其底部部分更窄的顶部部分的隔离区域（102,605），从而形成锥形隔离区域。 在隔离区域之间的区域中使用外延工艺形成有源区（601,603）。 所得活性区域（601,603）在顶部附近具有比在底部附近更大的表面积。 在有源区域内形成具有相反极性的晶体管（721,723）。

公开(公告)号：US07470591B2

公开(公告)日：2008-12-30

申请号：US11239321

申请日：2005-09-30

申请人： David L. O'Meara ,  YoungJong Lee ,  Cory Wajda

发明人： David L. O'Meara ,  YoungJong Lee ,  Cory Wajda

IPC分类号： H01L21/00

CPC分类号： H01L21/28194 ,  H01L21/3105 ,  H01L21/31116 ,  H01L21/31122 ,  H01L29/517 ,  H01L29/78

摘要： A method is provided for reducing the metal content and controlling the metal depth profile of a gate dielectric layer in a gate stack. The method includes providing a substrate in a process chamber, depositing a gate dielectric layer on the substrate, where the gate dielectric layer includes a metal element. The metal element is selectively etched from at least a portion of the gate dielectric layer to form an etched gate dielectric layer with reduced metal content, and a gate electrode layer is formed on the etched gate dielectric layer.

摘要翻译： 提供了一种用于降低金属含量并控制栅叠层中的栅介质层的金属深度分布的方法。 该方法包括在处理室中提供衬底，在衬底上沉积栅极电介质层，其中栅极电介质层包括金属元素。 从栅介质层的至少一部分选择性地蚀刻金属元件，以形成具有降低的金属含量的蚀刻栅极电介质层，并且在蚀刻的栅极介电层上形成栅极电极层。

公开(公告)号：US20130084688A1

公开(公告)日：2013-04-04

申请号：US13250937

申请日：2011-09-30

申请人： David L. O'Meara ,  Aelan Mosden

发明人： David L. O'Meara ,  Aelan Mosden

IPC分类号： H01L21/20

CPC分类号： H01L21/0337 ,  H01L21/0338

摘要： A method of patterning a substrate. A sacrificial film is formed over a substrate and a pattern created therein. A first spacer layer is conformally deposited over the patterned sacrificial film and at least one horizontal portion of the first spacer layer is removed while vertical portions of the first spacer layer remain. A second spacer layer is conformally deposited over the patterned sacrificial film and the remaining portions of the first spacer layer. At least one horizontal portion of the second spacer layer is removed while vertical portions of the second spacer layer remain. Conformal deposition of the first and second spacer layers is optionally repeated one or more times. Conformal deposition of the first layer is optionally repeated. Then, one of the first or second spacer layers is removed while substantially leaving the vertical portions of the remaining one of the first or second spacer layers.

摘要翻译： 图案化衬底的方法。 在衬底上形成牺牲膜，并在其中形成图案。 第一间隔层被共形沉积在图案化的牺牲膜上，并且除去第一间隔层的垂直部分的第一间隔层的至少一个水平部分。 在图案化的牺牲膜和第一间隔层的剩余部分上共形沉积第二间隔层。 除去第二间隔层的至少一个水平部分，同时保留第二间隔层的垂直部分。 第一和第二间隔层的共形沉积可选地重复一次或多次。 任选地重复第一层的共形沉积。 然后，去除第一或第二间隔层中的一个，同时基本上留下第一或第二间隔层中剩余的一个的垂直部分。

公开(公告)号：US4981724A

公开(公告)日：1991-01-01

申请号：US263487

申请日：1977-10-28

申请人： Arthur K. Hochberg ,  David L. O'Meara

发明人： Arthur K. Hochberg ,  David L. O'Meara

IPC分类号： C23C16/40 ,  H01L21/316

CPC分类号： C23C16/402

摘要： A chemical vapor deposition process for depositing silicon dioxide comprising the steps of heating a substrate upon which deposition is desired to a temperature of from about 325.degree. C. to about 700.degree. C. in a vacuum having a pressure of from about 0.1 to about 1.5 torr, and introducing a silane selected from the group consisting of alkylsilane, arylsilane and araylkylsilane wherein the alkyl-, aryl- or aralkyl- moiety comprises from 2-6 carbons, and oxygen or carbon dioxide into the vacuum.

摘要翻译： 一种用于沉积二氧化硅的化学气相沉积方法，包括以下步骤：在约0.1至约1.5的压力的真空中将需要沉积的基底加热至约325℃至约700℃的温度 并引入选自烷基硅烷，芳基硅烷和芳烷基硅烷的硅烷，其中烷基，芳基或芳烷基部分包含2-6个碳，氧和二氧化碳进入真空。

公开(公告)号：US08673725B2

公开(公告)日：2014-03-18

申请号：US12751926

申请日：2010-03-31

申请人： David L. O'Meara ,  Anthony Dip ,  Aelan Mosden ,  Pao-Hwa Chou ,  Richard A Conti

发明人： David L. O'Meara ,  Anthony Dip ,  Aelan Mosden ,  Pao-Hwa Chou ,  Richard A Conti

IPC分类号： H01L29/78

CPC分类号： H01L21/28247 ,  H01L29/6656

摘要： A semiconducting device with a multilayer sidewall spacer and method of forming are described. In one embodiment, the method includes providing a substrate containing a patterned structure on a surface of the substrate and depositing a first spacer layer over the patterned structure at a first substrate temperature, where the first spacer layer contains a first material. The method further includes depositing a second spacer layer over the patterned substrate at a second substrate temperature that is different from the first substrate temperature, where the first and second materials contain the same chemical elements, and the depositing steps are performed in any order. The first and second spacer layers are then etched to form the multilayer sidewall spacer on the patterned structure.

摘要翻译： 描述了具有多层侧壁间隔件和形成方法的半导体器件。 在一个实施例中，该方法包括在衬底的表面上提供含有图案化结构的衬底，并且在第一衬底温度下在第一衬底温度下沉积在图案化结构上的第一间隔层，其中第一间隔层包含第一材料。 该方法还包括在不同于第一衬底温度的第二衬底温度下在图案化衬底上沉积第二间隔层，其中第一和第二材料含有相同的化学元素，并且沉积步骤以任何顺序进行。 然后蚀刻第一和第二间隔层以在图案化结构上形成多层侧壁间隔物。

公开(公告)号：US07501352B2

公开(公告)日：2009-03-10

申请号：US11093260

申请日：2005-03-30

申请人： Masanobu Igeta ,  Cory Wajda ,  David L. O'Meara ,  Kristen Scheer ,  Toshihara Eurakawa

发明人： Masanobu Igeta ,  Cory Wajda ,  David L. O'Meara ,  Kristen Scheer ,  Toshihara Eurakawa

IPC分类号： H01L21/31

CPC分类号： C23C8/34 ,  C23C8/36 ,  H01J37/32192 ,  H01L21/0214 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02332 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/3144 ,  H01L21/31662

摘要： The present invention generally provides a method for preparing an oxynitride film on a substrate. A surface of the substrate is exposed to oxygen radicals formed by ultraviolet (UV) radiation induced dissociation of a first process gas comprising at least one molecular composition comprising oxygen to form an oxide film on the surface. The oxide film is exposed to nitrogen radicals formed by plasma induced dissociation of a second process gas comprising at least one molecular composition comprising nitrogen using plasma based on microwave irradiation via a plane antenna member having a plurality of slits to nitridate the oxide film and form the oxynitride film.

摘要翻译： 本发明通常提供了在基板上制备氮氧化物膜的方法。 衬底的表面暴露于通过紫外线（UV）辐射诱导的包含至少一种包含氧的分子组合物的第一工艺气体的解离形成的氧自由基，以在表面上形成氧化膜。 氧化物膜暴露于通过等离子体诱导的包含至少一种包含氮的分子组合物的等离子体诱导的解离形成的氮自由基，所述分子组合物包含氮，使用基于微波照射的等离子体通过具有多个狭缝的平面天线构件来氮化氧化膜并形成 氧氮化物膜。

公开(公告)号：US08785310B2

公开(公告)日：2014-07-22

申请号：US13427343

申请日：2012-03-22

申请人： Toshio Hasegawa ,  Kunihiro Tada ,  Hideaki Yamasaki ,  David L. O'Meara ,  Gerrit J. Leusink

发明人： Toshio Hasegawa ,  Kunihiro Tada ,  Hideaki Yamasaki ,  David L. O'Meara ,  Gerrit J. Leusink

IPC分类号： H01L21/44

CPC分类号： H01L21/76898 ,  C23C16/42 ,  C23C16/45538 ,  H01L21/28518 ,  H01L21/28562 ,  H01L28/91 ,  H01L29/66181

摘要： A method is provided for forming a metal silicide layer on a substrate. According to one embodiment the method includes providing the substrate in a process chamber, exposing the substrate at a first substrate temperature to a plasma generated from a deposition gas containing a metal precursor, where the plasma exposure forms a conformal metal-containing layer on the substrate in a self-limiting process. The method further includes exposing the metal-containing layer at a second substrate temperature to a reducing gas in the absence of a plasma, where the exposing steps are alternatively performed at least once to form the metal silicide layer, and the deposition gas does not contain the reducing gas. The method provides conformal metal silicide formation in deep trenches with high aspect ratios.

摘要翻译： 提供了一种在衬底上形成金属硅化物层的方法。 根据一个实施例，该方法包括在处理室中提供衬底，将衬底在第一衬底温度下暴露于由含有金属前体的沉积气体产生的等离子体，其中等离子体暴露在衬底上形成保形金属含有层 在一个自限制的过程中。 该方法还包括在不存在等离子体的情况下将第二衬底温度下的含金属层暴露于还原气体，其中暴露步骤交替进行一次以形成金属硅化物层，并且沉积气体不含 还原气。 该方法提供了具有高纵横比的深沟槽中的保形金属硅化物形成。